

OPTICAL DISK, RECORDING DEVICE, REPRODUCING DEVICE RECORDING METHOD AND REPRODUCING METHOD

Publication number: JP2002203374 (A)

Also published as:

Publication date: 2002-07-19

JP4113351 (B2)

Inventor(s): NAGAI TAKAHIRO; TAKAHASHI RIE; ISHIHARA SHUJI;
YUMIBA TAKASHI; SHOJI MAMORU; YAMAGUCHI HIROYUKI;
MIYASHITA SEIJUN

Applicant(s): MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international: G11B20/10; G11B7/004; G11B7/005; G11B7/007; G11B20/10;
G11B7/00; G11B7/007; (IPC1-7): G11B20/10; G11B7/004;
G11B7/005; G11B7/007


- European:

Application number: JP20010329861 20011026

Priority number(s): JP20010329861 20011026; JP20000328556 20001027;
JP20000331972 20001031

Abstract of JP 2002203374 (A)

PROBLEM TO BE SOLVED: To provide an optical disk which can be adequately kept recorded with sub-information in such a manner that the sub-information including an encryption key is exactly recognized even in the case of natural occurrence of jitters. **SOLUTION:** Bit values constituting the sub-information are allocated to frames exclusive of the top and last frames among the plural frames constituting sectors. The positions of edges are displaced within the frames allocated to the bit values of the sub-information in such a manner that phase advance errors and phase delay errors appear with prescribed regularity in optical reading.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2002-203374

(P2002-203374A)

(43) 公開日 平成14年7月19日 (2002.7.19)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード(参考)
G 1 1 B 20/10	3 2 1	G 1 1 B 20/10	3 2 1 E 5 D 0 4 4
			H 5 D 0 9 0
7/004		7/004	Z
7/005		7/005	Z
7/007		7/007	

審査請求 未請求 請求項の数62 O L (全 42 頁)

(21) 出願番号 特願2001-329861(P2001-329861)

(22) 出願日 平成13年10月26日 (2001. 10. 26)

(31) 優先権主張番号 特願2000-328556(P2000-328556)

(32) 優先日 平成12年10月27日 (2000. 10. 27)

(33) 優先権主張国 日本 (J P)

(31) 優先権主張番号 特願2000-331972(P2000-331972)

(32) 優先日 平成12年10月31日 (2000. 10. 31)

(33) 優先権主張国 日本 (J P)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 永井 隆弘

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72) 発明者 高橋 里枝

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(74) 代理人 100090446

弁理士 中島 司朗


最終頁に続く

(54) 【発明の名称】 光ディスク、記録装置、再生装置、記録方法及び再生方法

(57) 【要約】

【課題】 ジッタが自然発生した場合であっても、暗号鍵を始めとする副情報が正確に認識されるよう、好適に副情報を記録しておくことができる光ディスクを提供する。

【解決手段】 セクタを構成する複数のフレームのうち、先頭と最後のものを除くフレームには、副情報を構成するビット値が割り当てられている。副情報のビット値に割り当てられたフレーム内では、光学的な読み取り時において進相誤差及び遅相誤差が所定の規則性をもって現れるよう、エッジの位置が変位している。



【特許請求の範囲】

【請求項 1】 複数のフレームからなるセクタを有する光ディスクであって、
前記フレームには、エッジが基準位置にある複数の記録マークを含む第 1 タイプと、エッジが基準位置の前後に存在する複数の記録マークを含む第 2 タイプとがあり、
前記第 2 タイプのフレーム内では、
基準位置から進んだ位置に存在する進相エッジと、基準位置から遅れた位置に存在する遅相エッジとが、ディスクの回転方向に対して所定の規則性を有して並んでいることを特徴とする光ディスク。

【請求項 2】 前記第 1 タイプ及び第 2 タイプのフレームにおける記録マークの長さは、主情報の第 1 チャンネルビット値の連続個数を意味し、
第 2 タイプのフレームにおける進相エッジ及び遅相エッジの並びは、主情報に重畳された副情報の第 1 のビット値を意味することを特徴とする請求項 1 記載の光ディスク。

【請求項 3】 前記副情報の第 1 のビット値を意味する進相エッジ及び遅相エッジの並びと、
副情報の第 2 のビット値を意味する進相エッジ及び遅相エッジの並びとは、進相エッジ及び遅相エッジの配置が相反していることを特徴とする請求項 2 記載の光ディスク。

【請求項 4】 前記進相エッジ及び遅相エッジは、ジッタの発生要因の一種であり、
ジッタには、これらを発生要因とするものの他にも光ディスクに主情報のみ記録した場合であっても、自然発生するベースジッタがあり、
エッジの位置を変位させる際の変位量 Δt は、
以下の数 1 を満たすように算出される

【数 1】

$$\sigma' \geq \sqrt{\sigma^2 + \Delta t^2}$$

σ : ベースジッタの標準偏差

σ' : 光ディスクにおけるジッタの許容量。

ことを特徴とする請求項 2 記載の光ディスク。

【請求項 5】 前記記録マークは、
主情報の第 1 チャンネルビット値を意味する単位長の領域である第 1 ビット値領域と、
記録マークのエッジを含み、主情報の第 2 チャンネルビット値を意味する同単位長の領域である第 2 ビット値領域とを複数配列してなり、
前記単位長は、主情報を光学的に読み取る際に用いられるクロックパルスの一周期に対応し、
前記基準位置は、第 2 ビット値領域においてクロックパルスの位相 0 に対応する位置であることを特徴とする請求項 2 記載の光ディスク。

【請求項 6】 前記主情報を構成する各 s チャンネルビットは、位相変調された M 系列数列を構成する各数値に

応しており (s は 2 以上の整数)、

前記規則性とは、

前記進相エッジが、 M 系列数列内の第 1 の数値に対応する s チャンネルビット内の第 2 チャンネルビットを表し、
前記遅相エッジが、 M 系列数列内の第 2 の数値に対応する s チャンネルビット内の第 2 チャンネルビットを表すという規則性である請求項 2 記載の光ディスク。

【請求項 7】 前記主情報は、同期符号と、データ部とからなり、

10 前記位相変調された M 系列数列は、
同期符号の直後にて初期化される M 系列数列である請求項 6 記載の光ディスク。

【請求項 8】 前記主情報は、同期符号と、データ部とからなり、

前記位相変調された M 系列数列は、
同期符号から所定のオフセットを隔てた位置にて初期化される M 系列数列である請求項 6 記載の光ディスク。

【請求項 9】 前記所定のオフセットは、アドレスのビット長に等しいことを特徴とする請求項 8 記載の光ディスク。

20 【請求項 10】 前記主情報を構成する各 s チャンネルビットは、位相変調された M 系列数列を構成する各数値に対応しており (s は 2 以上の整数)、

前記規則性とは、

遅相エッジが、 M 系列数列内の第 1 の数値に対応する s チャンネルビット内の第 2 チャンネルビットを表し、
進相エッジが、 M 系列数列内の第 2 の数値に対応する s チャンネルビット内の第 2 チャンネルビットを表すという規則性である請求項 2 記載の光ディスク。

30 【請求項 11】 前記主情報は、同期符号と、データ部とからなり、

前記進相エッジ及び遅相エッジは、主情報のデータ部を構成する第 2 チャンネルビット値を表し、
同期符号を構成する第 2 チャンネルビット値は、基準位置にあるエッジにて表現されていることを特徴とする請求項 2 記載の光ディスク。

【請求項 12】 前記主情報は、ユーザデータ部と、内符号パリティとを含み、

40 前記進相エッジ及び遅相エッジは、主情報のユーザデータ部を構成する第 2 チャンネルビット値を表し、
前記内符号パリティを構成する第 2 チャンネルビット値は、基準位置にあるエッジにて表現されていることを特徴とする請求項 2 記載の光ディスク。

【請求項 13】 前記第 2 タイプのフレームは、
アドレスを含まない主情報が記録されたフレームであり、

第 1 タイプのフレームは、
アドレスを含む主情報が記録されたフレームであることを特徴とする請求項 2 記載の光ディスク。

50 【請求項 14】 前記第 2 タイプのフレームは、

アドレスを含む主情報が記録されたフレームから1つ以上のフレームを隔てた位置にあり、
前記第1タイプのフレームは、
アドレスが記録されたフレームの直前又は直後に位置するフレームであることを特徴とする請求項2記載の光ディスク。

【請求項15】 前記アドレスを含む主情報が記録されたフレームは、セクタの先頭のフレームであり、
その直前のフレームは、当該セクタの直前のセクタ内の最終のフレームであることを特徴とする請求項14記載の光ディスク。

【請求項16】 前記主情報は、ユーザデータ部を含むものと、外符号パリティを含むものとがあり、
前記第2タイプのフレームは、
ユーザデータ部を含む主情報が記録されたフレームであり、

第1タイプのフレームは、
外符号パリティを含む主情報が記録されたフレームであることを特徴とする請求項2記載の光ディスク。

【請求項17】 互いに連続するu個のフレームに記録される主情報には、副情報の同一のビット値が重畳されている(uは2つ以上の整数)ことを特徴とする請求項2記載の光ディスク。

【請求項18】 前記光ディスクには更に、領域指定情報と、副情報有無情報との組みが記録されており、
前記領域指定情報は、副情報が重畳された主情報が記録された前記セクタの位置を示し、これと組みをなす副情報有無情報は、当該セクタにおいて副情報が重畳されている旨を示すことを特徴とする請求項2記載の光ディスク。

【請求項19】 前記光ディスクには更に、領域指定情報と、副情報有無情報との別の組みが記録されており、
別の組みにおける領域指定情報は、前記セクタとは異なるセクタであって、主データに副情報が重畳されていないものの位置を示し、これと組みをなす副情報有無情報は、当該セクタにおいて副情報が重畳されていない旨を*

$$\sigma' \geq \sqrt{\sigma^2 + \Delta t^2}$$

σ : ベースジッタの標準偏差

σ' : 光ディスクにおけるジッタの許容量。

ことを特徴とする請求項22記載の記録装置。

【請求項24】 前記記録装置は主情報に副情報の第1のビット値を重畳すべき場合、位相変調されたM系列数列を構成するそれぞれの数値が、sクロックにつき、1つずつ現れる位相変調M系列数列信号を生成する第2生成手段(sは2以上の整数)を備え、
副情報の第1のビット値が重畳された重畳チャンネル信号における規則性とは、
位相変調M系列数列信号が第1の数値を示している区間内にある変化点の位相が進んでおり、

* 示すことを特徴とする請求項18記載の光ディスク。

【請求項20】 前記進相エッジ及び遅相エッジを有する記録マークは、その連続長が所定の閾値より長い記録マークであり、
連続長が所定の閾値より短い記録マークは、エッジの位置が基準位置にあることを特徴とする請求項2記載の光ディスク。

【請求項21】 連続長が短い記録マーク程、エッジの変位量 Δt が小さく、

10 連続長が長い記録マーク程、エッジの変位量 Δt が大きいことを特徴とする請求項2記載の光ディスク。

【請求項22】 複数のフレームからなるセクタを有する光ディスクについての記録装置であって、
主情報における第1チャンネルビット値のラン長に応じたHigh区間と、第1チャンネルビット値のラン長に応じたLow区間とからなり、Low区間とHigh区間との変化点が第2チャンネルビット値に対応するチャンネル信号を、セクタにおける1つのフレームに記録されるべき主情報に基づいて生成する第1生成手段と、

20 副情報のビット値が重畳された重畳信号であって、位相が進んだ変化点、及び、位相が遅れた変化点が所定の規則性に従って並んだ重畳チャンネル信号を、前記チャンネル信号の位相変調により得る変調手段と、

重畳チャンネル信号の変化点に基づくエッジを有する記録マークをフレームに書き込むことにより、副情報が重畳された主情報の記録を実現する書込手段とを備えることを特徴とする記録装置。

【請求項23】 前記位相が進んだ変化点及び位相が遅れた変化点は、ジッタの発生要因の一種であり、

30 ジッタには、これらを発生要因とするものの他にも、光ディスクに主情報のみ記録した場合であっても自然発生するベースジッタがあり、
変化点の位相を進めさせ、又は、遅れさせる際の変位量 Δt は、

以下の数2を満たすように算出される

【数2】

位相変調M系列数列信号が第2の数値を示している区間内にある変化点の位相が遅れていることである請求項22記載の記録装置。

【請求項25】 前記第2生成手段は、
主情報に副情報の第2のビット値を重畳すべき場合、位相変調反転系列を構成するそれぞれの数値が、クロックパルスs個当たりにつき1つずつ現れる位相変調反転系列信号を生成し、

位相変調反転系列とは、

50 位相変調M系列数列を構成する数値を反転することによ

り得られた数列であり、
副情報の第2のビット値が重畳された重畳チャンネル信号における規則性とは、
位相変調反転系列信号が第2の数値を示している区間内にある変化点の位相が進んでおり、
位相変調反転系列信号が第1の数値を示している区間内にある変化点の位相が遅れていることである請求項24記載の記録装置。

【請求項26】 第2生成手段はチャンネル信号において同期符号が現れたタイミングにて、M系列数列を構成する最初の数値が表れ、以降s×tクロック単位で次順位の数値が現れるM系列数列信号を生成するM系列数列信号生成回路と(tは2以上の整数)、
主情報に副情報の第1のビット値を重畳する場合、M系列数列信号をそのまま出力し、主情報に副情報の第2のビット値を重畳する場合、M系列数列信号における各数値を反転した反転系列信号を出力する相関変換器とを備え、
前記位相変調M系列数列信号は、M系列数列信号を位相変調して得たものであり、
前記位相変調反転系列信号は、反転系列信号を位相変調した得たものである請求項25記載の記録装置。

【請求項27】 前記第2生成手段は、
クロックパルスをs分周することによりPE信号を生成する分周器と、
生成されるM系列数列信号又は反転系列信号と、PE信号との論理演算に基づき、位相変調M系列数列信号又は位相変調反転系列信号を得る位相変調回路とを備えることを特徴とする請求項26記載の記録装置。

【請求項28】 前記主情報は、同期符号と、データ部とからなり、
第2生成手段は、主情報に対応するチャンネル信号に同期符号が現れた直後に、位相変調M系列数列信号におけるM系列数列を初期値にリセットし直すことを特徴とする請求項24記載の記録装置。

【請求項29】 前記主情報は、同期符号と、データ部とからなり、

第2生成手段は、主情報に対応するチャンネル信号に同期符号が現れてから、所定の期間経過後に、位相変調M系列数列信号におけるM系列数列を初期値にリセットし直すことを特徴とする請求項24記載の記録装置。

【請求項30】 前記所定の期間とは、
同期符号に後続するアドレスがチャンネル信号に現れる期間であることを特徴とする請求項29記載の記録装置。

【請求項31】 前記主情報は、同期符号と、データ部とからなり、
前記位相が進んだ変化点及び位相が遅れた変化点は、重畳チャンネル信号内のデータ部に対応する期間内にあり、
前記変調手段は、

チャンネル信号内の同期符号に対応する期間に対して位相変調を行わないことを特徴とする請求項22記載の記録装置。

【請求項32】 前記主情報は、ユーザデータ部と、内符号パリティとを含み、
前記位相が進んだ変化点及び位相が遅れた変化点は、重畳チャンネル信号内のユーザデータ部に対応する期間内にあり、
前記変調手段は、

10 チャンネル信号内の内符号パリティに対応する期間に対して、位相変調を行わないことを特徴とする請求項31記載の記録装置。

【請求項33】 前記重畳チャンネル信号は、
アドレスを含まない主情報に対応するチャンネル信号を位相変調することにより得られたものであり、
前記変調手段は、
アドレスを含む主情報に対応するチャンネル信号については、位相変調を行わないことを特徴とする請求項22記載の記録装置。

20 【請求項34】 前記重畳チャンネル信号は、
アドレスを含む主情報の記録先となるフレームから、1つ以上のフレームを隔てて記録されるべき主情報に対応し、
前記変調手段は、
アドレスを含む主情報の記録先となるフレームの直前又は直後に位置するフレームに記録されるべき主情報については、それに対応するチャンネル信号についての位相変調を行わないことを特徴とする請求項33記載の記録装置。

30 【請求項35】 前記主情報にはユーザデータ部を含むものと、外符号パリティを含むものとがあり、
前記重畳チャンネル信号は、
ユーザデータ部を含む主情報に対応し、
前記変調手段は、外符号パリティを含む主情報に対応するチャンネル信号については、位相変調は行わないことを特徴とする請求項22記載の記録装置。

【請求項36】 前記変調手段は、3つの連続するフレームに書き込まれるべき3つの主情報に、
副情報における同一のビット値を重畳することを特徴とする請求項22記載の記録装置。

【請求項37】 前記記録装置は更に光ディスクに、領域指定情報と、副情報有無情報との組みを書き込む第2書込手段を備え、
領域指定情報は、副情報が重畳された主データが記録された前記セクタの位置を示し、これと組みをなす副情報有無情報は、当該セクタにおいて副情報が重畳されていない主データが記録されている旨を示すことを特徴とする請求項22記載の記録装置。

50 【請求項38】 前記第2書込手段は更に、
光ディスクに領域指定情報と、副情報有無情報との別の

組みを書き込み、

別の組みにおける領域指定情報は、前記セクタとは異なるセクタであって、副情報が重畳されていない主データが記録されているものの位置を示し、これと組みをなす副情報有無情報は、当該セクタにおいて副情報が重畳されていない旨を示すことを特徴とする請求項37記載の記録装置。

【請求項39】 前記変位した変化点は、重畳チャネル信号内の主情報のゼロラン長が閾値より長いLow区間について存在し、主情報のゼロラン長が閾値より短いLow区間については、変位した変化点が存在しないことを特徴とする請求項22記載の記録装置。

【請求項40】 前記変調手段により生成される重畳チャネル信号は、ゼロラン長が短いLow区間程、その変化点における変位量 Δ が小さく、ゼロラン長が長いLow区間程、その変化点における変位量 Δ が大きいことを特徴とする請求項22記載の記録装置。

【請求項41】 複数のフレームからなるセクタを有する光ディスクについての再生装置であって、第1チャネルビット値のラン長に応じたHigh区間と、第1チャネルビット値のラン長に応じたLow区間とからなり、Low区間とHigh区間との変化点が第2チャネルビット値に対応するチャネル信号を、フレームに記録された主情報を構成する第2チャネルビット値及び第1チャネルビット値を光学的に読み取ることにより生成する読取手段と、チャネル信号の変化点において進相誤差及び遅相誤差が所定の規則性を有した並びをもって現れるかを判定する第1判定手段と、進相誤差及び遅相誤差が所定の規則性を有した並びをもって現れた場合、副情報の所望のビット値を設定するビット設定手段とを備えることを特徴とする再生装置。

【請求項42】 前記再生装置は複数のクロックパルスからなるクロック信号を生成する第1生成手段と、位相変調M系列数列信号を生成する第2生成手段とを備え、

位相変調M系列数列信号は、位相変調されたM系列数列を構成するそれぞれのビットが、クロックパルスs個当たりにつき、1つずつ現れる信号であり、チャネル信号における所定の規則性は、位相変調M系列数列信号が第1の数値を示している際の変化点の位相が進んでおり、位相変調M系列数列信号が第2の数値を示している際の変化点の位相が遅れていることである請求項41記載の再生装置。

【請求項43】 前記第1判定手段は位相変調M系列数

列信号が第1の数値を示している期間にて、チャネル信号に進相誤差が存在する場合、及び、位相変調M系列数列信号が第2の数値を示している期間にてチャネル信号に遅相誤差が存在する場合に、カウンタ値をインクリメントするカウンタ回路を備え、

前記ビット設定手段が副情報の所望のビットを第1ビット値とするのは、インクリメントが繰り返されたカウンタ値が正の所定値を上回る場合である請求項42記載の再生装置。

10 【請求項44】 前記カウンタ回路は、位相変調M系列数列信号が第1の数値を示している期間において、チャネル信号に進相誤差が存在する場合、及び、位相変調M系列数列信号が第2の数値を示している期間においてチャネル信号に進相誤差が存在する場合に、カウンタ値をデクリメントし、前記ビット設定手段が、副情報の所望のビットを第2ビット値とするのは、デクリメントが繰り返されたカウンタ値が負の所定値を下回る場合である請求項43記載の再生装置。

20 【請求項45】 前記再生装置は位相変調M系列数列信号が第1の数値を示している期間において、チャネル信号に進相誤差が存在する場合、及び、位相変調M系列数列信号が第2の数値を示している期間においてチャネル信号に遅相誤差が存在する場合に、進相誤差又は遅相誤差についての面積を加算する積分回路を備え、前記ビット設定手段が副情報の所望のビットを第1ビット値とするのは、加算が繰り返された面積が正の所定値を上回る場合である請求項42記載の再生装置。

30 【請求項46】 前記積分回路は、位相変調M系列数列信号が第1の数値を示している期間において、チャネル信号に遅相誤差が存在する場合、及び、位相変調M系列数列信号が第2の数値を示している期間においてチャネル信号に進相誤差が存在する場合に、進相誤差又は遅相誤差についての面積を減少し、前記ビット設定手段が、副情報の所望のビットを第2ビット値とするのは、減少が繰り返された面積が負の所定値を下回る場合である請求項45記載の再生装置。

40 【請求項47】 前記第1生成手段は、クロックパルスよりチャネル信号の変化点の位相が進んでいれば、より低い周波数のクロックパルスからなるクロック信号を発振し、クロックパルス列よりチャネル信号の変化点の位相が遅れていれば、より高い周波数のクロックパルスからなるクロック信号を発振するというフィードバック制御を行うフェーズロックドループ(PLL)回路を含み、

PLL回路は、進相誤差の面積に相等しい面積を有するパルスを含む進相誤差信号、及び、遅相誤差の面積に相等しい面積を有するパルスを含む遅相誤差信号の出力を行

前記積分回路は、進相誤差信号又は遅相誤差信号内のパルスを加算又は減少することを特徴とする請求項 4 6 記載の再生装置。

【請求項 4 8】 前記第 2 生成手段は、クロックパルス列を s 分周することにより PE 信号を生成する分周器と、チャンネル信号において同期符号が検出されたタイミングにて、M 系列数列を構成する最初の数値が表れ、以降 $s \times t$ クロック単位で次順位の数値が現れる M 系列数列信号を生成する M 系列数列信号生成回路と (t は、2 以上の整数)、

生成される M 系列数列信号と、PE 信号との論理演算に基づき、位相変調 M 系列数列信号を得る位相変調回路とを備えることを特徴とする請求項 4 2 記載の再生装置。

【請求項 4 9】 前記主情報は、同期符号と、データ部とからなり、

第 2 生成手段は、主情報に対応するチャンネル信号に同期符号が現れた直後に、位相変調 M 系列数列信号における M 系列数列を初期値にリセットし直すことを特徴とする請求項 4 2 記載の再生装置。

【請求項 5 0】 前記主情報は、同期符号と、データ部とからなり、

第 2 生成手段は、主情報に対応するチャンネル信号に同期符号が現れてから、所定の期間経過後に、位相変調 M 系列数列信号における M 系列数列を初期値にリセットし直すことを特徴とする請求項 4 2 記載の再生装置。

【請求項 5 1】 前記所定の期間とは、同期符号に後続するアドレスがチャンネル信号に現れる期間であることを特徴とする請求項 5 0 記載の再生装置。

【請求項 5 2】 前記主情報は、同期符号と、データ部とからなり、

前記進相誤差及び遅相誤差は、チャンネル信号においてデータ部に対応する期間内にあり、

前記第 1 判定手段は、チャンネル信号内の同期符号が現れる期間では、判定を行わないことを特徴とする請求項 4 1 記載の再生装置。

【請求項 5 3】 前記主情報は、ユーザデータ部と、内符号バリティとを含み、

前記進相誤差及び遅相誤差は、前記チャンネル信号内のユーザデータ部に対応する期間内にあり、

前記第 1 判定手段は、チャンネル信号内の内符号バリティに対応する期間に対して、判定を行わないことを特徴とする請求項 4 1 記載の再生装置。

【請求項 5 4】 前記進相誤差及び遅相誤差を含むチャンネル信号は、アドレスを含まない主情報から読み取られたものであり、

前記第 1 判定手段は、アドレスを含む主情報から読み取られたチャンネル信号については、判定を行わないことを特徴とする請求項 4 1 記載の再生装置。

【請求項 5 5】 前記進相誤差及び遅相誤差を含む前記チャンネル信号は、アドレスを含む主情報の記録先となるフレームから、1 つ以上のフレームを隔てて記録されるべき主情報に対応し、

10 前記第 1 判定手段は、アドレスを含む主情報の記録先となるフレームの直前又は直後に位置するフレームに記録されるべき主情報については、それに対応するチャンネル信号について判定を行わないことを特徴とする請求項 5 4 記載の再生装置。

【請求項 5 6】 前記主情報にはユーザデータ部を含むものと、外符号バリティを含むものとがあり、

前記チャンネル信号は、ユーザデータ部を含む主情報に対応し、前記第 1 判定手段は、外符号バリティを含む主情報に対応するチャンネル信号については判定は行わないことを特徴とする請求項 4 1 記載の再生装置。

20 【請求項 5 7】 前記再生装置は更に領域指定情報と、副情報有無情報との組みを複数記憶する記憶手段と、読み取られているセクタが、領域指定情報により指定されているセクタであるか否かを判定する第 2 判定手段とを備え、

前記ビット設定手段が、副情報の所望のビットを設定するのは、当該領域指定情報が副情報が重畳されている旨を示す副情報有無情報と組みをなしており、尚且つ進相誤差及び遅相誤差が所定の規則性をもって現れた場合である請求項 4 1 記載の再生装置。

【請求項 5 8】 前記再生装置は更に進相誤差又は遅相誤差が所定の規則性及び相反する規則性の何れにも従わずに現れるか又はジッタが現れない場合、読み取られているセクタが、副情報が重畳されていない旨を示す副情報有無情報と組みをなす領域指定情報により指定されているか否かの判定を行う第 3 判定手段を備え、

40 前記再生装置は、第 3 判定手段が指定されていると判定した場合、前記ビット設定手段によるビット設定が正当であることを確認することを特徴とする請求項 5 7 記載の再生装置。

【請求項 5 9】 前記領域指定情報及び副情報有無情報は、光ディスクに記録され、読み取られて記憶手段にセットされたもの、或は、記憶手段に予め記憶されているものであることを特徴とする請求項 5 8 記載の再生装置。

50 【請求項 6 0】 進相誤差及び遅相誤差を含むチャンネル

信号は、
連続長が所定の閾値より長い記録マークから読み取られたものであり、
前記第1判定手段は、
連続長が閾値より短い記録マークから現れる遅相誤差又は進相誤差を、判定対象外とすることを特徴とする請求項4記載の再生装置。

【請求項61】 複数のフレームからなるセクタを有する光ディスクについての記録方法であって、
第1チャンネルビット値のラン長に応じたHigh区間と、第1チャンネルビット値のラン長に応じたLow区間とからなり、Low区間とHigh区間との変化点が第2チャンネルビット値に対応するチャンネル信号を、セクタにおける1つのフレームに記録されるべき主情報に基づき、生成する第1生成ステップと、
副情報のビット値が重畳された重畳信号であって、位相が進んだ変化点、及び、位相が遅れた変化点が所定の規則性に従って並んだ重畳チャンネル信号をチャンネル信号を位相変調することにより得る変調ステップと、
重畳チャンネル信号の変化点に基づくエッジを有する記録マークをフレームに書き込むことにより、副情報が重畳された主情報の記録を実現する書込ステップとを有することを特徴とする記録方法。

【請求項62】 複数のフレームからなるセクタを有する光ディスクについての再生方法であって、
第1チャンネルビット値のラン長に応じたHigh区間と、第1チャンネルビット値のラン長に応じたLow区間とからなり、Low区間とHigh区間との変化点が第2チャンネルビット値に対応するチャンネル信号を、フレームに記録された主情報を構成する第2チャンネルビット値及び第1チャンネルビット値を光学的に読み取ることにより生成する読取ステップと、
チャンネル信号の変化点において進相誤差及び遅相誤差が所定の規則性を有した並びをもって現れるかを判定する第1判定ステップと、
進相誤差及び遅相誤差が所定の規則性を有して現れた場合、副情報の所望のビットをビット値を設定するビット設定ステップとを有することを特徴とする再生方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、DVD等の光ディスク、記録装置、再生装置、記録方法、再生方法に関し、光ディスクに記録されたデータの著作権を保護する場合の改良に関する。

【0002】

【従来の技術】映画等のデジタル著作物をDVDに記録して販売する業者が警戒するのは、不正に作成された海賊版ディスクの流通・販売である。かかる海賊版ディスク作成は、2台のドライブ装置を用いることにより実現される。具体的にいうと、この2台のドライブ装置のう

ち、一方にデジタル著作物が記録されたDVDを装填し、他方に海賊版ディスクのための原盤ディスクを装填する。一方のドライブ装置が、読み取り動作を開始することにより読取信号が得られ、この読取信号に基づきデジタルデータが得られれば、他方のドライブ装置はこのデジタルデータに基づき書込信号を生成し、この書込信号に基づき、デジタル著作物の複製物を海賊版原盤に書き込んでゆく。

【0003】2台のドライブ装置内のスピンドルモータを完全同期させつつ、以上の動作をDVDの全周にわたって行えば、DVDの内容をそっくりそのままコピーした海賊版ディスクが作成されることになる。一般にデジタル著作物は、コンテンツ暗号化方式と呼ばれる標準化された技術にて暗号化された上でDVDに記録されており、デジタル著作物の暗号化を解くこと自体は極めて困難とされる。しかし上述した海賊版ディスク作成技術は、デジタル著作物を暗号化された状態のまま、暗号鍵もろとも海賊版ディスクに書き込んでゆくの、コンテンツ暗号化方式では、海賊版ディスクの作成は防げ得ない。海賊版ディスクの作成が組織的に行われ、何万枚という海賊版ディスクが市場に流入すると、デジタル著作物の著作権者は多大な打撃を被る。

【0004】上述したような海賊版ディスク作成技術に対抗する技術に、DVDからのデータ読み取り時において、読取信号のジッタとして現れるような形式で、暗号鍵を重畳しておくという技術がある。ドライブ装置は、フェーズロックドループ(PLL)を用いてジッタの訂正を行った上で、読取信号からデジタルデータへの変換を行うので、たとえ上述したように2台のドライブ装置を用いてデジタルデータを複製したとしても、その複製物には、暗号鍵が欠けた形となり、複製物は再生されることはない。これにより、海賊版ディスクを市場から排除することができる。

【0005】

【発明が解決しようとする課題】しかしながら、ジッタとして現れるような形式で、暗号鍵をDVDに重畳しておこうとすると、DVDの再生時には読み取り時において自然に現れるジッタと、暗号鍵そのものを示すジッタとが渾然一体になって現れる。よって、双方のジッタの発生により、ビット化けやビットずれが生じ、光ディスクの再生が妨げられるケースが多発すると考えられる。特に、かかるジッタを暗号鍵として認識し得ない既存の再生装置にあたっては、このようなジッタの多発に翻弄されると思われる。

【0006】それにも増して自然発生するジッタが、暗号鍵の一部として検出され、暗号鍵にビット化けが生じる可能性も否めない。暗号鍵が誤って認識された場合もDVDに記録されたデジタル著作物を復号することができず、DVD及びその再生装置の信頼性を落とす要件となる。本発明の第1の目的は、ジッタが自然発生した場合

であっても、暗号鍵を始めとする副情報が正確に認識されるよう、好適に副情報を記録しておくことができる光ディスクを提供することである。

【0007】本発明の第2の目的は、副情報をジッタの方式で重畳させたとしても、ビット化けやビットの誤認識を併発させることのない光ディスクを提供することである。

【0008】

【課題を解決するための手段】上記第1の目的は、複数のフレームからなるセクタを有する光ディスクであつて、フレームには、エッジが基準位置にある複数の記録マークを含む第1タイプと、エッジが基準位置の前後に存在する複数の記録マークを含む第2タイプとがあり、第2タイプのフレーム内では、基準位置から進んだ位置*

$$\sigma' \geq \sqrt{\sigma^2 + \Delta t^2}$$

σ : ベースジッタの標準偏差

σ' : 光ディスクにおけるジッタの許容量。

【0011】

【発明の実施の形態】以下、図面を参照しながら、本発明にかかる8つの実施形態について説明する。

(第1実施形態)第1実施形態では、光ディスクの構成について説明する。

【0012】光ディスクは、ECCブロック、セクタといった階層構造を有する。図1は、この階層構造を示す図である。図1の破線he1,he2にて引き出して示すように、16個のセクタが1つのECCブロックを構成している。破線hc1,hc2にて引き出して示すように、セクタは26個のフレームから構成され、2Kバイトのデータ容量を有する。

【0013】<フレーム構造>図2は、フレームの構造を示す図である。フレームとは、主情報が記録される領域である。ここで主情報は、2バイト長の同期符号と、91バイト長のデータ部とからなる。フレームは図中のA段に示すように、同期符号が記録された同期符号領域と、データ部が記録されたデータ部領域とからなる。これら同期符号及びデータ部は、8/16変調されて光ディスクに記録される。8/16変調とは、データ部を構成する8ビットデータを、符号語テーブルに基づいて16ビットデータに変換するという符号化であり、DVDに採用されている符号化方式として知られている。8/16変調が施されれば、元のデジタルデータを構成する8ビットデータは"1001"~"1000000001"といった"1"と"1"との間にビット値「0」が2個から10個含まれるビット配列に変換される。同期符号及びデータ部を8/16変調することにより得られるビット列はチャンネルコードと呼ばれ、このチャンネルコードを構成する各ビットは、チャンネルビットと呼ばれる。

【0014】B段に、同期符号領域及びデータ部領域の詳細を示す。破線の矢印hf1,hf2,hf3に示すように、同

*に存在する進相エッジと、基準位置から遅れた位置に存在する遅相エッジとが、ディスクの回転方向に対して所定の規則性を有して並んでいる光ディスクにより達成される。

【0009】前記進相エッジ及び遅相エッジは、ジッタの発生要因の一種であり、ジッタには、これらを発生要因とするものの他にも光ディスクに主情報のみ記録した場合であっても、自然発生するベースジッタがあり、上記第2の目的は、エッジの位置を変位させる際の変位量 Δt を、以下の数3を満たすように算出することにより達成される

【0010】

【数3】

期符号領域及びデータ部領域は、データ部のチャンネルビット値「0」に相当する0ビット領域と、データ部のチャンネルビット値「1」に相当する1ビット領域とを複数配したものであり、それぞれ2×16ビット、91×16ビットのデータ長を有する。図3は、データ部領域を構成する0ビット領域及び1ビット領域が記録マーク上にどのように割り当てられているかの一例を示す図である。本図における記録マークmk1上に0ビット領域及び1ビット領域が複数存在する。

【0015】<記録マーク>ここで記録マークとは、DVD-ROM等の読み出し専用型光ディスクにおけるビットに相当し、DVD-RAM等の記録可能型光ディスクでは、相変化型金属薄膜に光ビームが照射されることにより形成される非結晶部に相当する。0ビット領域 $zr1,2,3,4,5,\dots$ は、例えば0.133 μm の長さを有するトラック上の連続領域であり、記録マークmk1内にあるもの、記録マーク外のスペースsp1,sp2にあるものの2つのタイプがある。

【0016】1ビット領域 $wr1,2$ は、同じく0.133 μm の長さを有するトラック上の連続領域であり、その中央に記録マークのエッジがある。かかる1ビット領域及び0ビット領域がどのように読み取られるかについて、図4を参照しながら説明する。図4のC段及びD段は、図3に示した記録マーク及び0ビット領域と、1ビット領域を示し、図4のA段は、0ビット領域及び1ビット領域の読み取り時に用いられるクロック信号を示す。このクロック信号は、複数のクロックパルスからなり、各クロックパルスの周期は、破線tx1,tx2,tx3,tx4,tx5,tx6,...に示すように1ビット領域又は0ビット領域の全長に対応し、例えば38.23nsecという時間長になる。

【0017】図4のB段は、1ビット領域及び0ビット領域を読み取ることにより得られる読取信号を示す図である。本読取信号は、D段における光ディスクのスペース

に相当するHigh区間と、記録マークに相当するLow区間とからなり、High区間とLow区間との変化点が記録マークのエッジに対応する。つまりHigh区間からLow区間への立ち下がり $tq1$ 及びLow区間からHigh区間への立ち上がり $tq2$ が記録マークのエッジ $eq1, eq2$ に対応する。これらLow区間及びHigh区間が何クロックに相当するかを計数することにより、チャネルビットのゼロラン長が計数されることになる。上述したように記録マークのエッジは、1ビット領域の中央にあり、1ビット領域の中央はクロックパルスの位相0の時点に対応するので、読取信号における立ち上がり／立ち下がり、クロックパルスの位相0にて現れることになる。ところが光ディスクに傷、汚れ、光ディスクの回転ブレがあると、読取信号の立ち上がり／立ち下がりの位置がクロックパルスの位相0の時点からずれることがある。

【0018】＜ジッタ及び進相・遅相誤差＞図5は、立ち上がり及び立ち下がりの時点がずれた読取信号を示す図であり、本図の破線 $hs1$ に示すように、読取信号の立ち上がり／立ち下がり、クロックパルスの位相0より早くなる場合と、破線 $hs2$ に示すように、遅くなる場合とがある。前者のように、クロックパルスの位相0より、立ち上がり／立ち下がりが進んでいることを「進相誤差」といい、逆にクロックパルスの位相0より、立ち上がり／立ち下がりが遅れることを「遅相誤差」という。これら進相誤差、遅相誤差は、ジッタという名称で総称され、ジッタは、クロックパルスの一周期に対するパーセンテージで表される。通常の光ディスクは、読み取り時に7～8%のジッタが現れるといわれるが、ジッタの発生が深刻の影響を招くのは、クロックパルスの位相0と、読取信号の立ち上がり／立ち下がりとの誤差が $\pm T/2$ （ここで T は、クロックパルスの一周期）を越える場合である。何故なら、当該誤差が $\pm T/2$ を越えれば、読取信号においてビット値「1」と認識されるべきビット位置が前後にズれることになるからである。

【0019】＜進相エッジ及び遅相エッジ＞このようなジッタは、記録マークのエッジの位置を変位させることにより故意に作成することができる。図6は、遅相誤差及び進相誤差が発生するよう、エッジの位置が変位した記録マークの一例を示す図である。本図では、左向きを光ディスクの回転方向、右向きを反回転方向としている。この回転方向は読取信号の位相を進める方向であり、反回転方向は読取信号の位相を遅らせる方向である。B段の記録マークのエッジは、1ビット領域の中央より Δt だけ前に形成されている。中央より前に形成されたエッジを本明細書では進相エッジといい、読み取り時において進相エッジは、進相誤差を発生させることになる。

【0020】C段の記録マークのエッジは、1ビット領域の中央より Δt だけ後に形成されている。中央より後に形成されたエッジを遅相エッジといい、読み取り時にお

いて遅相エッジは、遅相誤差を発生させることになる。本実施形態は、進相エッジ及び遅相エッジにて副情報を表現することを本質とする。進相エッジ、遅相エッジにて副情報を表現するとはいえ、進相エッジを“0”、遅相エッジを“1”とするような単純な割り当て方では、副情報の各ビットを構成するジッタと、自然発生するジッタとの区別がつかず、誤検出が多発する恐れがある。そこで本実施形態では、冗長性をもたせるような方式で、副情報を割り当てている。

【0021】＜副情報のビット割り当て＞図7は、副情報の構成を示す図であり、光ディスクに記録すべき副情報は、16バイトのデータ長を有し、 $sd[0]$ から $sd[7]$ までの8バイトが暗号鍵を構成し、 $sd[8]$ から $sd[15]$ までの8バイトが誤り訂正符号(ECC)を構成する。図8は、ECCブロックに対する副情報の割り当ての詳細を示す図であり、16バイトの副情報のうち1バイト目の $sd[0]$ をECCブロックの1セクタ目であるSector[0]に、2バイト目の $sd[1]$ をECCブロックの2セクタ目であるSector[1]、 $sd[2]$ をECCブロックのSector[2]にそれぞれ割り当てている。一方、各セクタを構成する26個のフレームのうち、先頭と最後のフレームを除く24個のフレーム[1]～[24]内のデータ部領域を3個ずつ、副情報を構成する各ビットに割り当ててゆく。図9は、セクタを構成する各フレームに対するビット割り当てを示す図である。副情報におけるi番目のバイトの第7ビット $sd[i]b7$ は、0番目のフレーム[0]を除く1番目～3番目のフレーム[1]～[3]内のデータ部領域に割り当てられている。副情報i番目バイトの第6ビット $sd[i]b6$ は、4番目～6番目のフレーム[4]～[6]内のデータ部領域に割り当てられ、副情報i番目バイトの第5ビット $sd[i]b5$ は、7番目～9番目のフレーム[7]～[9]内のデータ部領域に割り当てられている。ここで3フレーム内のデータ部領域は、 3×91 バイト(2184ビット(=91×3×8ビット))のデータ長を有しているので、 3×91 バイトに対してビット値「1」を割り当てるという冗長性をもたせた割り当てがなされていることがわかる。

【0022】＜副情報の重量＞続いてこれらのフレーム内のデータ部領域に、副情報がどのように重量されているかについて説明する。図10は、同一のデータ部が記録されたデータ部領域に、副情報のビット値「1」を割り当てた場合と、ビット値「0」を割り当てた場合とを対比して示す図である。図10のB段は、A段に示すチャネルコードに相当する記録マーク列であり、副情報のビットが割り当てられていない標準的なもの(標準記録マーク)を示す。C段は、副情報のビット値「0」が割り当てられた記録マーク、D段は、副情報のビット値「1」が割り当てられた記録マークを示す。ビット値「0」が割り当てられた記録マーク列は、「進」「遅」「進」「遅」「遅」「遅」「遅」「進」の順で、進相エッジ及び遅相エッジが存在することがわかる。一方、ビット値「1」が割り当てられた記録マーク列は、丁度これの反対の順

序、即ち「遅」「進」「遅」「進」「進」「進」「遅」の順序で遅相エッジ及び進相エッジが存在する。つまり本実施形態では、データ部領域におけるエッジの位置を、所定の規則性又は反対の規則性をもって変位させることにより、副情報の重畳を行っているのである。

【0023】＜進相エッジ及び遅相エッジの規則性＞続いて、上述した規則性の詳細について説明する。図11(a)は、規則性の根拠となる乱数ビット系列と、図10に示した副情報ビット値「0」に対応する記録マーク列とを対応させて示した図である。このビット系列の各ビットは、このデータ部の8チャンネルビットに対応している。乱数ビット系列の各ビットに対応する8チャンネルビットの領域は、それぞれ各チャンネルビットの値に応じた進相エッジ及び遅相エッジを有する。例えば、乱数ビット系列の先頭ビット値「1」bt1には、データ部領域の先頭8チャンネルビットの領域rk1内の進相エッジeq1が対応する。これに続く乱数ビット系列のビット値「0」bt2には、データ部領域の8チャンネルビット領域rk2の遅相エッジeq2が対応する。更に乱数ビット系列のビット値「1」bt3には、データ部領域の8チャンネルビット領域rk2の進相エッジeq3が対応する。以上のことから、進相エッジ及び遅相エッジは、乱数ビット系列を構成するビット値「0」を遅相エッジとし、ビット値「1」を進相エッジとした規則性にて出現していることがわかる。

【0024】＜反対の規則性＞続いて、上述した反対の規則性について説明する。図11(b)は、反対の規則性の根拠となる反転ビット系列と、図10に示した副情報ビット値「1」に対応する記録マーク列とを対応させて示した図である。反転ビット系列とは、乱数ビット系列を反転することにより、得られたビット系列であり、このビット系列の各ビットは、このデータ部の8チャンネルビットに対応している。乱数ビット系列の各ビットに対応する8チャンネルビットの領域は、それぞれ各ビットの値に応じた遅相エッジ及び進相エッジを有する。例えば、反転ビット系列の先頭ビット値「0」ht0には、データ部領域の先頭8チャンネルビットの領域rk1の遅相エッジeq5が対応する。これに続く反転ビット系列のビット値「1」ht1は、データ部領域の8チャンネルビット領域rk2の進相エッジeq6に対応する。更に反転ビット系列のビット値「0」ht2は、データ部領域の8チャンネルビット領域rk2内の、遅相エッジeq7が対応する。以上のことから、進相エッジ及び遅相エッジは、反転ビット系列を構成するビット値「0」を遅相エッジとし、ビット値「1」を進相エッジとした規則性にて出現していることがわかる。

【0025】データ部領域における進相誤差及び遅相誤差の出現は、乱数ビット系列又は反転ビット系列に基づくことが明らかなので、再生装置は以下のような統計処理により、確実に副情報の各ビットを認識することができる。この統計処理とは、以下のようなものである。

＜副情報検出のための統計処理＞フレームの読み取り時

には、進相誤差及び遅相誤差が乱数ビット系列に基づき発生するので、再生装置において乱数ビット系列における各ビットを生成し、乱数ビット系列のビット値「1」が生成された期間においてデータ部領域からの読取信号に進相誤差が存在するか、乱数ビット系列のビット値「0」が生成された期間において読取信号に遅相誤差が存在するかどうかを監視する。ビット値「1」発生時において進相誤差が、ビット値「0」発生時において遅相誤差がそれぞれ発生すれば、カウント値をインクリメントしてゆく。図12は、副情報のビット値「0」が割り当てられたデータ部領域に対して統計処理が行われる様子を示す図である。本図のA段は図11(a)の記録マークであり、進相エッジ及び遅相エッジが存在する。B段は、これを読み取った場合に得られる読取信号である。C段は、再生装置内部で生成したPE変調ビット系列であり、図11(a)に示したものと同一である。D段は、カウント値のインクリメントの変位を示す。進相誤差の発生と、ビット値「1」の発生との一致mt0、mt2と、遅相誤差の発生と、ビット値「0」の発生との一致mt1、mt3、mt4とがそれぞれ観測されることにより、カウント値は、矢印inc1、inc2、inc3、inc4に示すようにインクリメントされてゆき、正の所定値+sk1に達する。

【0026】逆にビット値「1」発生時において遅相誤差が、ビット値「0」発生時において進相誤差がそれぞれ発生すれば、カウント値をデクリメントしてゆく。図13は、副情報のビット値「1」が割り当てられたデータ部領域に対して統計処理が行われる様子を示す図である。本図のA段は、図11(b)の記録マークであり、進相エッジ及び遅相エッジが存在する。B段は、読取信号、C段は、再生装置内部で生成したPE変調ビット系列であり、図11(b)に示したものと同一である。図13のD段は、カウント値の変位を示す。遅相誤差の発生と、ビット値「1」の発生との反転一致mt5、mt7、mt10と、進相誤差の発生と、ビット値「0」の発生との反転一致mt6、mt8、mt9とがそれぞれ観測されることにより、カウント値は、矢印dec1、dec2、dec3、dec4に示すようにデクリメントされてゆき、負の所定値-sk1に達する。副情報のビット値「1」、ビット値「0」の何れにも割り当てられていない領域からの読取信号では進相誤差及び遅相誤差が存在しないか或は、また存在したとしても乱数ビット系列の性質とは無関係に現れるので、上述した正負の所定値より「0」に近い値になる。何故なら、エッジの位置が変位していない記録マークから検出されるジッタの分布曲線は、正規分布を取ることが予想されるので、上述したようなカウント処理を行えば、平均的な積算結果が0になるからである。

【0027】以上の処理により、一フレームについてのカウント値のカウントが済めば、カウント値を正負の閾値と比較し、正のカウント値が正の閾値を上回る場合、データ部領域には副情報のビット値「0」が割り当てら

れたものと認識し、負のカウント値が負の閾値を下回る場合、データ部領域には副情報のビット値「1」が割り当てられたものと認識する。以上が副情報の各ビットを設定するにあたっての統計処理である。

【0028】副情報が割り当てられていない領域からの読み取り時に自然発生したとしても、その際には、カウント値は正負の0に近い値になることが明らかなので副情報が割り当てられていない領域を含むフレームがビット値「0」又はビット値「1」と認識されることもない。また、フレームに対して積算されたカウント値を閾値と比較することにより、副情報をビット値「0」とするか、ビット値「1」とするかを判定を行うので、副情報の各ビットが割り当てられたフレームからの読み取り時においてジッタが自然発生したとしても、自然発生したジッタを、統計誤差として処理することができる。

【0029】＜PE変調ビット系列＞続いて、PE変調ビット系列について説明する。PE変調ビット系列とは、M系列乱数を構成するビット系列を、PE(Phase Encode)変調することにより得られたビット系列である。M系列乱数とは、ある原始多項式で生成可能な最長ビット系列を1サイクルとする擬似乱数系列であり、「0」「1」の何れかが連続する確率が低いという性質を有する。一方位相変調は、M系列乱数を構成するビット値「0」を2ビットの「10」に置き換え、ビット値「1」を「01」に置き換えるという変調であり、この変調によりデータ部の16チャンネルビット間隔において、乱数ビット系列には「0」、「1」が半数ずつ現れることになる。この乱数ビット系列のビット値「0」、ビット値「1」をそれぞれ進相誤差、遅相誤差に割り当てているので、進相誤差、進相誤差又は遅相誤差、遅相誤差というように、同相のジッタが連続する確率が極めて低くなっている。これには重大な理由がある。その理由とは、以下のものである。

【0030】データ部領域の読み取り時において再生装置は、内蔵しているPLL回路にクロック信号を発生させている。PLL回路は、クロックパルスと、読取信号における立ち上がり／立ち下がりとの位相差を絶えず監視しており、このジッタが複数のクロックパルスにおいて連続するならクロックパルス側の周波数を増減させることにより、位相差を解消するよう制御を行う。仮に、「進相誤差」「進相誤差」又は「遅相誤差」「遅相誤差」というように同相のジッタが長く連続すれば、この位相差を打ち消すような周波数をもったクロックパルスからなるクロック信号をPLLは発振してしまう。そうすると、後続するジッタが一切検出されなくなってしまうというような事態を招きかねない。ジッタ発生時におけるPLLの制御を踏まえて、本実施形態では乱数ビット系列に基づき遅相エッジ、進相エッジを設けることにより、「遅相誤差」及び「進相誤差」が連続して発生することを避けている。

【0031】＜同期符号領域＞続いて同期符号領域につ

いて説明する。同期符号は、セクタを配置してECCブロックを得る場合にあって、フレームの先頭がどこにあるかを検出するための符号である。同期符号領域から読み取られる読取信号は、固有のパターンを含んでおり、この固有パターンを検出することにより、フレームの先頭が検出される。誤認識によって同期符号の固有パターンを検出できないと、フレームの先頭を正しく検出できない。そのため、セクタの配置を誤ると、ECCブロックを得ることができず、データ部を正しく再生できない。図10、図11の何れにも同期符号領域には、遅相エッジ及び進相エッジは一切存在しない。これは、同期符号領域の読み取り時において、同期符号領域の読み取り時においては、自然発生するジッタを除き、ジッタは一切発生しないことを意味する。データ部領域と比べて同期符号領域はより正確に認識されるよう、配慮がなされていることがわかる。同期符号領域に遅相エッジ及び進相エッジが存在しないことから、図12、図13に示した乱数ビット系列は、同期符号領域の直後の部分にリセットされて生成されている。上述したように副情報の各ビットは3つのフレームに割り当てられており、これら3つのフレームには同期符号領域が3つあることから、副情報の各認識においては、乱数ビット系列をリセットする機会が3回与えられている。従って、3つフレームのうち、先頭のフレームの先頭部あたりでジッタが発生したため、後続するビットとの対応関係がズレても、2フレーム以降において同期符号領域の直後に乱数ビット系列はリセットされるので、当該ビットズレは2フレーム以降に波及することはない。よって、遅相エッジ又は進相エッジの読み取り時においてジッタが発生し、読取信号の立ち上がり／立ち下がり、クロックパルスの位相0との差が一周半を越えても、これによるビットズレの影響を一フレーム内にとどめることができる。

【0032】＜アドレス＞続いてアドレスについて説明する。アドレスは読み取り位置を把握するための情報であり、再生時にはディスク上の指定されたアドレスが記録されている位置へ光ビームを移動し、アドレスを確認して、以降に続く内容を再生する。アドレスの認識を誤ると指定されたアドレスが記録されている位置へ光ビームがたどりつくまでに時間がかかったり、再生位置を誤ったりするなど、再生性能の低下を引き起こす。また、誤り訂正処理に時間がかかりアドレスの認識に時間がかかると、光ビームの位置を把握するまでに時間がかかってしまい、速やかな再生を行えなくなる。従ってアドレスが存在するフレーム[0]には副情報のビットを割り当てず、第1チャンネル信号を避けることにより再生性能の低下を防いでいる。

【0033】更にフレーム[25]に副情報のビットを割り当てていないのも同様の理由に基づく。つまり複数のフレームは再生時に再生装置により連続的に読み取られるので、あるセクタのフレーム[0]の直前にあるフレーム

10

20

30

40

50

[25]にてビットズレが生じると、それはフレーム[0]に対する読み取りに悪影響を与える。そのような悪影響を避けるため、フレーム[25]には、副情報は割り当てていない。尚、同様の理由によりフレーム[0]の直後に存在するフレーム[1]も、副情報の割り当てから外すことが望ましい。

【0034】以上のように本実施形態によれば、遅相誤差及び進相誤差が、所定の規則性をもって現れるか、又はこれとは反対の規則性をもって現れるかを監視するという統計処理にて、フレームにビット値「1」が割り当てられているか、ビット値「0」が割り当てられているかを知得することができる。たとえばデータ部領域の読み取り時に、ほこりや傷を原因とするジッタが自然発生したとしても、自然発生したジッタの影響を受けることなく、副情報の各ビットの値を設定することができる。

【0035】尚、本実施形態では、乱数ビット系列をリセットするタイミングを同期符号の直後としたが、同期符号から所定のオフセットを隔てた位置を乱数系列のリセットタイミングとしてもよい。そのようなオフセットとしては、フレーム[0]に存在するアドレスのデータ長とするのが望ましい。また所定のオフセットをデータ部の内容により変化させてもよい。更に、乱数ビット系列の初期値に交互に異なる値を用いて、交互に異なった乱数ビット系列に基づき遅相エッジ及び進相エッジを形成してもよい。また、再生装置の同期信号検出部における同期符号の検出遅延を考慮して、検出遅延時間分だけオフセットを与えても良い。

【0036】更に副情報を重畳すべきECCブロックは1箇所だけでなく、2箇所以上であるのが望ましい。副情報が重畳されたECCブロックが1つのみであると、第1実施形態で説明した手順が模倣されて、オリジナルの光ディスクと等価な不正ディスクが作成される可能性がある。しかし副情報が重畳されたECCブロックが複数であると、重畳を行う手間が次第に増し、そう簡単には、オリジナルの光ディスクと同機能の光ディスクを製造することはできないようになるからである。更に副情報が重畳されたECCブロックが複数ならば、ディスク上の傷や埃等によって読み取り不能になった場合の代替としてこれらを利用することができ、副情報の読み取りの信頼性を向上することができる。

【0037】加えて、同期符号領域を構成する記録マークについては、エッジを変位させないものとしたが、同期符号領域を構成する記録マークのエッジを変位させてもよい。

(第2実施形態) 第2実施形態では、第1実施形態に示した進相エッジ及び遅相エッジの双方を記録マークに設ける場合、これらの変位置量 Δt をどのような値とすべきかについて説明する。光ディスクでは、進相エッジ、遅相エッジを設けない場合でもジッタは自然発生するので、この自然発生を考慮して変位置量を設定せねばならな

い。

【0038】<分布曲線>読取信号のエッジがクロックパルスの位相0から t だけ隔てた位置に発生する確率 $P(t)$ は、図14(a)に示す分布曲線をなす。本図の分布曲線 $P(t)$ を参照すれば、読取信号のエッジがクロックパルスの位相0に現れる確率が最も高く、周辺になる確率程、低くなることがわかる。 $t=T/2$, $t<-T/2$ となる確率、即ち、読取信号のエッジが次のクロックパルスの期間に現れる確率は、極めて低く radl 以下に過ぎない。分布曲線 $P(t)$ は、図中の式1にて表され、ガウス曲線に近いものとなる。この分布曲線 $P(t)$ における期待値 E は0であり、標準偏差を σ とする。DVD-ROM規格では、この標準偏差が8.5%以下になることが求められ、これを上回るような光ディスクの出荷は禁じられる。故に、遅相エッジ、進相エッジを設けた場合も、標準偏差は、8.5%以下に設定せねばならない。

【0039】続いて、第1実施形態に示したように遅相エッジ、進相エッジを設けた場合の分布曲線について説明する。図14(b)は、総エッジ数の半数に進相エッジのみを設けた場合の分布曲線 $P_1(t)$ であり、図14

(c)は、総エッジ数の半数に遅相エッジのみを設けた場合の分布曲線 $P_2(t)$ である。分布曲線 $P(t)$ の位相0にエッジが現れる確率は、 ck_0 であったが、図14

(b)、図14(c)では、位相0に現れる確率は、 ck_1 , ck_2 になっており実質低くなっている。これらの分布曲線は、図中の式2、式3にて表される。第1実施形態では、副情報のビット割り当てに進相エッジ、遅相エッジの双方を用いているので、第1実施形態に示した分布曲線は図14(b)、図14(c)に示したものではなく、これらを合成した図14Dに示す分布曲線 $P_m(t)$ となる。図14Dでは、分布曲線 $P_m(t)$ を分布曲線 $P(t)$ と比較するため、分布曲線 $P(t)$ を破線で示している。分布曲線 $P(t)$ と比較すると、分布曲線 $P_m(t)$ はエッジが位相0に発生する確率が分布曲線 $P(t)$ より低く、かわりにエッジが $+pp_1$ 以上、 $-pp_2$ 以下に現れる確率が、分布曲線 $P(t)$ を上回っている。これらは何れも進相エッジ、遅相エッジを設けたことによる影響である。分布曲線 $P(t)$ と比較して、分布曲線 $P_m(t)$ が横に大きく広がっていることは、遅相エッジ及び進相エッジを設けた場合のほうが、ジッタのバラツキが大きくなっていることを意味する。このバラツキは、標準偏差にて表される。

【0040】<標準偏差>以降分布曲線 $P_m(t)$ について、標準偏差がどのように表されるかについて説明する。分布曲線 $P_m(t)$ は、式4にて表され、この分布曲線 $P_m(t)$ から期待値 E がどのように導かれるかを図15(a)に示し、また、この分布曲線から標準偏差 σ' がどのように導かれるかを示す図15(b)に示す。図15(b)の式5に示すように、分布曲線 $P_m(t)$ の標準偏差 σ' は、分布曲線 $P(t)$ についての標準偏差 σ (以降ベースジッタとよぶ)と、変位置量 Δt との二乗平均により導か

れることがわかる。

【0041】この式5から理解されるように、変位置 Δt は、分布曲線 $Pm(t)$ の標準偏差に大きな影響を与えることがわかる。上述したよう、DVD-ROM規格では出荷にあたっての標準偏差が8.5%以下になるように定められているので、遅相エッジ、進相エッジを設けるには、分布曲線 $Pm(t)$ の標準偏差がこれを上回らないよう変位置 Δt を慎重に設定する必要がある。

【0042】<変位置 Δt >以降、具体的な数値を交えながら変位置 Δt をどのように設定するかについて説明する。図16は、ベースジッタがとりうる複数の値と、変位置 Δt が取り得る複数の値と、分布曲線 $Pm(t)$ の標準偏差 σ' がとりうる複数の値とを対応づけた表を示す図である。エッジの変位置 Δt は、縦方向の見出し欄 $md1$ に示すように、0,1,2,3,4,5%の値をとりうることを想定している。これらの値は、その右側に記載された0ns,0.382263ns,0.76452599ns,1.14678899ns,……といった値を、クロックパルスの周期38.23nsで割ることにより得られたものである。

【0043】一方、ベースジッタは、横方向の見出し欄 $md2$ に示すように、7,8,9,10……15,16%の値をとることを想定している。これらの値は、その下側に記載された2.675841ns,3.058104ns,3.440367ns,3.82263ns,……といった値を、周期38.23nsで割ることにより得られた値である。この縦方向の見出し欄、横方向の見出し欄の間には、式3により算出される標準偏差 σ' が行列状に配置されており、縦方向の見出し欄、横方向の見出し欄の組み合わせにより、標準偏差 σ' は一意に特定できるようになっている。例えば8%のベースジッタと、3%の変位置 Δt とから、8.5440%の標準偏差 σ' が導かれ、また8%のベースジッタと、4%の変位置 Δt とから、8.9443%の標準偏差 σ' が導かれることがわかる。本図において標準偏差 σ' が8.5%以下になるのは、太枠 $wk1$ で囲んだ範囲であり、標準偏差 σ' がこの太枠の範囲内になるベースジッタと、変位置 Δt の組み合わせであれば、分布曲線 $Pm(t)$ の標準偏差 σ' を8.5%以下に抑えることができる。

【0044】これによると、ベースジッタが7%なら、4%まで変位置 Δt を設定することが可能であり、ベースジッタが8%なら、3%までの変位置 Δt を設定することが可能であることがわかる。

<主情報の誤検出確率>変位置 Δt の設定にあたっては、標準偏差 σ' の設定の他に、データ部の誤検出が発生する誤検出確率がどの程度になるか、副情報を正しく検出できる確率がどの程度になるかも勘案せねばならない。

【0045】ここでいう誤検出確率とは、分布曲線 $Pm(t)$ において読取信号のエッジが位相0から $\pm T/2$ 以上隔てた位置に現れることをいい、ビットズレを招くようなものである。この誤検出確率は、図14(a)の分布曲

線 $P(t)$ において $rd1$ として表され、具体的にどのような値にあるかは、図17により表される。本図において、縦方向の見出し欄 $md1$ に変位置 Δt が、横方向の見出し欄 $md2$ にベースジッタが記述されていることは図16と同一である。異なるのは、誤検出確率が行列状に配置されており、変位置 Δt と、ベースジッタとの組み合わせから、これら誤検出確率が選択できる点である(本図における E は、10のべき乗を示す)。この図からもわかるように、0,1,2,3,4,5%というように、変位置 Δt を大きくしてゆけば、それにつれ誤検出確率も 9.21×10^{-13} 、 1.45×10^{-12} 、 2.51×10^{-11} というように大きくなってゆく。データ部の誤検出確率は、 2.14×10^{-9} 以下であることが目安とされる。 2.14×10^{-9} 以下となる誤検出確率は、太枠 $wk2$ 内に示しており、誤検出確率がこの範囲になるベースジッタ-変位置 Δt の組み合わせなら、データ部の安定検出を保証し得る。このことから、変位置 Δt を大きくする程、誤検出確率が増大しリスクを伴うことがわかる。逆に変位置 Δt を小さくすると、副情報の検出に悪影響を招いてしまう。

【0046】つまり、先に述べたように主情報に重畳された副情報は、進相エッジ及び遅相エッジの位相変位置を本質としている。ここで変位置 Δt を小さくすれば、進相エッジ及び遅相エッジの位相変位が正しく検出される確率(以降"エッジ位相の検出確率"という)までも低下してしまう。

<進相エッジ及び遅相エッジの位相が検出される確率>

図18は、ベースジッタがとりうる複数の値と、変位置 Δt が取り得る複数の値と、これら値の組み合わせから算出されるエッジ位相の検出確率の複数の値とを対応づけた表を示す図である。本図において縦方向の見出し欄 $md1$ に変位置 Δt が、横方向の見出し欄 $md2$ にベースジッタが記述されていることは図16と同一である。異なるのは、進相エッジ及び遅相エッジにおける位相の検出確率が行列状に配置されており、変位置 Δt と、ベースジッタとの組み合わせから、これら確率が選択できる点である(本図における E は、10のべき乗を示す)。この図18からもわかるように、0,1,2,3,4,5というように変位置 Δt を大きくすれば、それにつれ進相エッジ及び遅相エッジにおける位相の検出確率も 5.57×10^{-1} 、 6.12×10^{-1} 、 7.62×10^{-1} というように検出確率も高くなってゆくという事実である。

【0047】第1実施形態で説明したように、副情報の各ビットは、3つのフレームに同一のビット値が重畳されるという冗長性をもってデータ部に割り当てられ、また統計処理を経て設定される。更に、副情報自体もその内部にECCを有していることから、誤り訂正による復号も期待できる。これらのことを勘案すれば、位相の検出確率は0.525~0.55であれば、副情報は正しく検出されるといえる。

【0048】図18の太枠 $wk3$ は、0.525以上の確率のみ

を示しており、ベースジッタと変位置 Δt との組み合わせのうち、確率がこれらの範囲内になるものを選べば、副情報が正しく検出されることを保証できる。以上のように本実施形態によれば、図16～図18から、進相エッジ及び遅相エッジの検出確率を0.525以上にでき(i)、且つデータ部の標準偏差を8.5%以上に確保でき(ii)、更にデータ部の誤検出確率を 2.14×10^{-9} とすることができる(iii)という、(i)～(iii)の要件を全て満たすベースジッタと、変位置 Δt との組み合わせを満たす光ディスクを作成することにより、データ部の安定した検出と、副情報の安定した検出とを両立させることができる。また検出確率が0.5より大きく0.525以下である場合、統計処理を行うデータ部を大きくすることによって、副情報を正しく検出できるようにすることも可能である。

【0049】(第3実施形態)第3実施形態では、第1実施形態及び第2実施形態に示した光ディスクについての記録装置を説明する。図19は、第3実施形態に係る記録装置の内部構成を示す図であり、図20は、本記録装置のタイミングチャートの一例を示す図である。図19に示すように、記録装置は変調器1、タイミング生成器2、乱数発生器3、乱数系列変換器4、PE変調器5、位相変調器6、記録チャンネル処理部7、記録ヘッド8からなる。

【0050】<記録装置の内部構成>変調器1は、データ部を8ビットずつ受け取り、これに対して8-16変調を行って、16ビットの符号語を得て、更にNRZI変換を行うことにより、チャンネルコードを生成してゆく。そして生成したチャンネルコードの各ビットを各クロックパルスに対応させたチャンネル信号を位相変調器6に出力してゆく。チャンネル信号の生成にあたって、変調器1はタイミング生成器2から出力される同期信号を監視しており、この同期信号がLow区間であれば上述したチャンネル信号の生成処理を継続して行い、同期信号がHigh区間なら上述した生成処理を中断してチャンネル信号に同期符号を挿入する処理を行う。図20のA段、B段、C段は、チャンネルコード、チャンネル信号、同期信号を示す。同期信号がHigh区間になっている期間において、チャンネルコードの生成は中断し、チャンネル信号に同期符号を示す信号部分qq1が挿入されている。

【0051】タイミング生成器2は、クロックパルス列を16分周することによりバイトクロック信号を、クロックパルス列を8分周することによりPE信号を生成する分周器を備え、同期信号及び位相変調許可信号を変調器1及び位相変調器6に出力する。第1実施形態に示したように、同期符号は、 2×16 チャンネルビットであり、一フレーム内のデータ部は 91×16 チャンネルビットなので、同期信号におけるHigh区間と、Low区間との割合は、 91×16 クロック対 2×16 クロックの割合である。位相変調許可信号は、セクタの先頭フレーム及び最終フレームや、そ

れ以外のフレームの同期符号領域に相当する期間においてLow区間になり、これら以外の期間において、High区間になる。図21は、1セクタに対する位相変調許可信号の一例を示す図である。本図における位相変調許可信号は、フレーム[0]～フレーム[25]に対応する区間からなる。このうちフレーム[1]～フレーム[3]、フレーム[22]～フレーム[24]に対応する区間は、図20のD段と同一である。またフレーム[0]、フレーム[25]に対応する区間は、終始Low区間であり、位相変調が不許可と設定されていることがわかる。

【0052】乱数発生器3は、 2^{15} 個のビット系列を1サイクルとする擬似乱数発生器3であり、乱数系列信号を生成して乱数系列変換器4に出力する。この乱数系列信号は、16クロック毎にM系列乱数を構成するそれぞれのビットが現れる信号であり、タイミング生成器2からの同期信号がHigh区間からLow区間に切り換ったタイミングにて、初期値にリセットされる。図20のC段、E段は、乱数発生器3による乱数系列信号の生成を具体的に示しており、C段における同期信号がHigh区間からLow区間に切り換ったタイミングtm1から乱数系列の生成が開始され、16クロック毎に、“0”、“0”、“1”の各ビットが表れている。

【0053】乱数系列変換器4は、乱数発生器3により出力された乱数系列信号に、副情報の各ビットとの相関性を持たせる処理を行うことにより、相関系列信号をPE変調器に出力する。本実施の形態では、乱数系列変換器は排他的論理和回路によって構成され、副情報の各ビットに応じて、乱数系列信号を構成する乱数系列の反転／非反転を行う。フレームに割り当てるべき副情報のビットが“0”なら、相関系列信号は乱数系列信号そのものとなり、フレームに割り当てるべき副情報のビットが“1”なら、相関系列信号は乱数系列信号を反転させた反転系列信号となる。つまり相関系列信号は、乱数系列信号又は反転系列信号の何れかの形態をとるのである。

【0054】PE変調器5は、タイミング生成器2からのPE信号と、相関系列信号との排他的論理和をとった後、反転を行うことにより、位相変調を実行し、PE変調信号を位相変調器6に出力する。その結果、PE変調信号は、相関系列信号の“0”の区間が“10”に置き換えられ、“1”の区間が“01”に置き換えられた信号となり、“0”と“1”の数がほぼ同一となるような性質を有する。PE変調器による位相変調を、図20のE段、F段、G段を参照しながら、具体的に説明する。E段に示すように、相関系列信号は同期信号の立ち上がりtm1から出力が開始されており、16クロック毎に“0”、“0”、“1”というように変化している。一方、PE信号は、F段に示すように8クロック毎、つまり相関系列信号の半分の周期にて“1”、“0”、“1”、“0”、“1”、“0”と変化している。PE信号に基づき、相関系列信号に対して位相変調を行えば、G段に示すような、8クロック毎に“1”、“0”、“1”、“0”、“0”、“1”と変化するPE変調信号が得

られることになる。

【0055】位相変調器6は、変調器1から出力されるチャンネル信号のうち、位相変調許可信号がHigh区間になった期間において現れるLow区間への立ち下がり及びHigh区間への立ち上がりに対して位相変調を行い、これら立ち上がり／立ち下がりの位相を微少時間 Δt だけ遅らせるか進ませる。微少時間 Δt は、実施の形態1で示したように信号周期の1%~4%に予め設定されている。図20のC段に基づき、位相変調器6が位相変調を行えば、PE変調信号が"1"になっている期間におけるチャンネル信号の立ち下がり $tq1, tq2, tq3$ の位相は、破線の位置から Δt だけ進めさせられ、PE変調信号が"0"になっている期間におけるチャンネル信号の立ち上がり $tq4, tq5, tq6$ 及び立ち下がり $tq7$ の位相は、破線の位置から Δt だけ遅れさせられていることがわかる。

【0056】記録チャンネル処理部7は、位相変調器6から出力される被変調チャンネル信号の"1","0"に同期させて光ディスクに出力するレーザビームの記録パワーを変化させるよう記録ヘッド8を制御する。記録ヘッド8は、記録チャンネル処理部7による制御に基づき、レーザビームのパワーを上下させながら、光学的に読み取り可能な被変調記録マークを光ディスクに形成する。F段の被変調チャンネル信号に基づき、記録チャンネル処理部7が記録マークを形成する様子について説明する。位相が進んだ立ち下がり $tq1$ 、立ち下がり $tq2$ 、立ち下がり $tq3$ に基づき、図20に示すように進相エッジ $eq1, eq3, eq7$ が形成され、位相が遅れた立ち上がり $tq4, tq5, tq6$ 及び立ち下がり $tq7$ に基づき、遅相エッジ $eq2, eq4, eq5, eq6$ が形成されていることがわかる。

【0057】図20は、フレーム内のデータ部にビット値「0」を割り当てる場合の一例を示したが、ビット値「1」を割り当てる場合は、図22のようになる。上述したように乱数系列変換器4は、乱数系列信号の各ビットに対して、副情報のビット値「1」との排他的論理和演算を行うので、E段の相関系列信号は、「1","1","0"というビット系列、つまり図20に示した相関系列信号の反転信号になる。よってこれを位相変調したPE変調信号は、反転ビット系列"0","1","0","1","1","0"になり、これに基づき位相変調されたチャンネル信号は、進相・遅相が逆の順序で表れ、遅相エッジ・進相エッジが反対の順序にて形成される。

【0058】<各構成要素の内部構成>続いて乱数発生器3の内部構成について説明する。図23は、乱数発生器3の詳細な構成を示すブロック図である。本図に示すように、乱数発生器3は、15ビット長のシフトレジスタにより構成される。このシフトレジスタは、15ビット長の保持値を、16クロック毎にビット値「1」ずつ左にシフトし、ビット[14](MSB)とビット[10]との排他的論理和演算の結果をビット[0](LSB)にフィードバックする。このようにして生成されたビット[0](LSB)を16クロック

毎に、乱数系列変換器4に出力してゆく。

【0059】続いて位相変調器6の内部構成について説明する。図24は位相変調器6の詳細な構成を示すブロック図である。位相変調器6は、3入力1出力セクタ11と、上記微少時間だけ信号を遅延させる遅延器12、13、14とから構成される。セクタ11は、位相変調許可信号のLow区間において、変調器1から入力されるチャンネル信号を1段の遅延器12により遅延させて出力し(i)、位相変調許可信号のHigh区間において、PE変調信号が"1"を示している期間においては、変調器1から入力されるチャンネル信号をそのまま出力する(ii)。位相変調許可信号がHigh区間であり、かつPE変調信号がLow区間であれば、変調器1から入力されるチャンネル信号を2段の遅延器13、14にて遅延させて出力する(iii)。(i)(ii)(iii)の処理の結果、セクタの先頭フレーム及び最終フレームや、それ以外のフレームの同期部においては、位相変調がなされず、それ以外のフレーム内のデータ部に対して、位相変調がなされる。

【0060】以上のように本実施形態によれば、光ディスクへの書き込みのためのチャンネル信号に、位相の進み、位相の遅れを設けるという簡易な処理を既存の記録装置に行わせることにより、第1実施形態及び第2実施形態に示した光ディスクを製造することができるので、第1実施形態及び第2実施形態に示した光ディスクの大量生産が容易となる。

【0061】(第4実施形態)第1実施形態及び第2実施形態に示した光ディスクを再生する再生装置について説明する。図25は、再生装置の内部構成を示す図であり、図26は、再生装置のタイミングチャートの一例である。図25に示すように、再生装置は、再生ヘッド21、再生チャンネル処理部22、クロック抽出器23、再生信号処理回路24、乱数発生器25、PE変調器26、副情報検出器27からなる。

【0062】<再生装置の内部構成>再生ヘッド21は、回転する光ディスク上の記録マークに光ビームを集光して照射し、その反射光をフォトダイオードで受光した後、増幅することにより、被変調記録マークのエッジ位置を示すアナログの読取信号を生成して再生チャンネル処理部22に出力する。

【0063】再生チャンネル処理部22は、再生ヘッドからのアナログの読取信号を波形等化し、整形することによって読取信号のA/D変換を行い、デジタル化された読取信号をクロック抽出器23と、再生信号処理回路24とに出力する。クロック抽出器23は、再生チャンネル処理部22からの読取信号に基づいて、チャンネルコードを構成する各ビットに同期したクロックパルスからなるクロック信号、チャンネルコードを構成するバイト単位に同期したバイトクロック信号、PE信号を生成し、再生信号処理回路24、乱数発生器25及び副情報検出器27に出力する。同時に、クロック信号を基準として、読取信

号の位相誤差を検出し、位相の進みが検出された場合には進相誤差信号を、位相の遅れが検出された場合には遅相誤差信号を副情報検出器27に出力する。進相誤差信号及び遅相誤差信号を図26のE段、F段に示す。進相誤差信号はA段における進相エッジ $st1, st2, st3$ と、B段における進相誤差 $sq1, sq2, sq3$ に対応するパルスを有する。このパルスの面積は、進相誤差の大きさに等しい。遅相誤差信号は、A段における遅相エッジ $ot1, ot2, ot3$ 及びB段における遅相誤差 $oq1, oq2, oq3$ に対応するパルスが存在する。このパルスの面積は、遅相誤差の大きさに等しい。

【0064】再生信号処理回路24は、再生チャネル処理部22からの読取信号から同期部を検出し、同期部を基準として読取信号を復調して、主データを得る。それと共に、同期信号を生成してクロック抽出器23及び乱数発生器25に出力し、副情報検出許可信号を生成して副情報検出器27に出力する。図26のD段に同期信号を示す。同期信号は、読取信号に同期符号が現れる期間のうち、最後のクロックパルスの期間においてパルスが配されている。つまり同期符号の読み取りが終わるタイミングのみを示している。副情報検出許可信号は、セクタの先頭フレーム及び最終フレームや、それ以外のフレームの同期部に相当する期間においてLow区間になり、これら以外の期間において、High区間になる。図27は、1セクタに対する副情報検出許可信号の一例を示す図である。本図における副情報検出許可信号は、フレーム[0]～フレーム[25]に対応する区間からなる。このうちフレーム[1]～フレーム[3]、フレーム[22]～フレーム[24]に対応する区間は、図26のC段と同一である。またフレーム[0]、フレーム[25]に対応する区間は終始Low区間であり、副情報の検出が不許可と設定されていることがわかる。

【0065】乱数発生器25は、光ディスク記録装置の乱数発生器3と同一構成であり、M系列乱数の乱数系列信号を生成する。図26のH段に、乱数発生器25により生成された乱数系列信号を示している。同期符号の直後でリセットされ、以降16クロック毎に"0", "0", "1"のそれぞれの値が現れることは図20と同様である。PE変調器26は、光ディスク記録装置のPE変調器5と同一構成を有し、クロック抽出器23からのPE信号に基づいて、乱数発生器25から出力される乱数系列信号をPE変調し、PE変調信号を得て副情報検出器27に出力する。図26のJ段に、PE変調器26により生成されたPE変調信号を示す。PE変調信号は同期符号の直後でリセットされ、以降8クロック毎に"1", "0", "1", "0", "0", "1"の値がそれぞれ表れていることは図20と同様である。

【0066】副情報検出器27は、クロック抽出器23から出力された進相誤差信号および遅相誤差信号とPE変調器からのPE変調信号との正負の相関性を検出することにより、進相誤差信号及び遅相誤差信号内に存在するパ

ルスの面積の積分を行ってゆき、この積分値に応じて副情報の各ビットを設定する回路である。ここで正の相関性とは、PE変調信号が"1"である区間において進相誤差信号にのみパルスが現れ、かつ、PE変調信号が"0"である区間において遅相誤差信号にのみパルスが現れることであり、負の相関性とは、PE変調信号が"1"である区間において遅相誤差信号にのみパルスが現れ、かつ、PE変調信号が"0"である区間において進相誤差信号にのみパルスが現れることである。図26のK段に、積分値が蓄積される様子を示す。PE変調信号が"1"である期間 $kn1, kn2, kn3$ において、進相誤差信号に現れたパルスの面積が加算されて矢印 $sk1, sk2, sk3$ に示すように蓄積されていることがわかる。PE変調信号が"0"である期間 $kn4, kn5, kn6$ においては、遅相誤差信号に現れたパルスの面積が加算されて矢印 $sk4, sk5, sk6$ に示すように蓄積されていることがわかる。図26では、データ部には副情報のビット値「0」が割り当てられていることを想定しているが、逆に副情報のビット値「1」が割り当てられている場合は、図28のようになる。この場合進相誤差、遅相誤差は、図26とは逆の順序で表れ、遅相誤差信号及び進相誤差信号が逆の順序で発生する。PE変調信号と、遅相誤差信号との間には、負の相関性が生じるので、PE変調器から出力されるPE変調信号が"1"である期間 $kn1, kn2, kn3$ において、遅相誤差信号に現れたパルスの面積が矢印 $nk1, nk2, nk3$ に示すように減算されてゆき、またPE変調信号が0である期間 $kn4, kn5, kn6$ においては、進相誤差信号に現れたパルスの面積が矢印 $nk4, nk5, nk6$ に示すように減算されてゆく。副情報のビット値「1」、ビット値「0」の何れにも割り当てられていないフレームからの読取信号では、これに現れるジッタはPE変調信号と、正負いずれの相関性も有さず、PE変調信号に依存しないでランダムに進相誤差信号、及び遅相誤差信号にパルスが現れる。この場合、それらの誤差信号に現れる両パルスの出現頻度が略等しくなるので、積分値はゼロレベルに近い値となる。以上のように蓄積された積分値に応じて、副情報の各ビットを設定するので、第1実施形態に示したような統計処理が実現される。

【0067】＜各構成要素の詳細＞続いて、クロック抽出器23、再生信号処理回路24、副情報検出器27の内部構成をそれぞれ詳細に説明してゆく。図29は、クロック抽出器の詳細な構成を示すブロック図である。クロック抽出器は、位相比較器31、チャージポンプ32及びVCO (Voltage Controlled Oscillator) 33からなるPLL回路と、4分周器34とから構成される。

【0068】位相比較器31は、VCO33からフィードバックされて入力されるクロックパルスのうち、読取信号の立ち上がり及び立ち下りに最も近いクロックパルスとの位相誤差を算出し、この位相誤差が進相方向なら進相誤差信号、位相誤差が遅相方向なら遅相誤差信号をチャージポンプ32に出力する。チャージポンプ32

は、入力された進相誤差信号と遅相誤差信号により出力電圧を制御する。進相誤差信号が入力された場合には、クロックパルスの周波数を下げるために出力電圧を下げる。遅相誤差信号が入力された場合には、クロックパルスの周波数を上げるために出力電圧を上げる。

【0069】VC033は、チャージポンプ32からの出力電圧に応じた周波数を有するクロックパルスを生成する電圧制御発振器である。4分周器34は、PLLにより生成されるクロック信号を1/16に分周するカウンタであり、PE信号とバイトクロック信号を出力する。続いて、再生信号処理回路24の内部構成について説明する。図30は、再生信号処理回路24の内部構成を示す図であり、本図に示すように、再生信号処理回路24は、復調器35、同期信号検出器36、ゲート信号生成器37から構成される。

【0070】復調器35は、光ディスク記録装置の変調器に対する復調回路であり、クロック抽出器23からのチャンネルクロック信号に同期して読取信号をサンプリングする。またクロック抽出器からのバイトクロック信号に同期して16チャンネルビットを8ビットの記録データに変換し、データ部として出力する。同期信号検出器36は、読み出した信号に含まれる同期部を検出し、同期信号を生成して、クロック抽出器23及び乱数発生器25に出力する。

【0071】ゲート信号生成器37は、副情報検出許可信号を副情報検出器27に出力する。続いて副情報検出器27の内部構成について説明する。図31は、副情報検出器の詳細な構成を示す回路図である。副情報検出器は、セクタ41、副情報更新タイミング生成器42、積分器43、閾値判定器44から構成される。

【0072】セクタ41は、2個の2入力1出力切替回路からなり、PE変調器26からのPE変調信号が"1"の期間においては、実線sw1,sw2に示すようなスイッチ切り換えを行って、クロック抽出器23からの進相誤差信号および遅相誤差信号それぞれを、積分器43の正入力端子及び負入力端子に通過させる。PE変調信号が"0"の期間においては、破線sw3,sw4に示すようなスイッチ切り換えを行って、進相誤差信号及び遅相誤差信号を積分器43の負入力端子及び正入力端子に通過させる。

【0073】副情報更新タイミング生成器42は、入力される同期信号をもとに副情報の更新タイミングを生成する。副情報更新信号は各セクタの先頭と最終のフレームを除くフレームに対して、3フレーム毎にパルスが現れる信号である。図32は、9個のフレームに対する再生装置の動作を示すタイミングチャートの一例を示す図である。本図のA段は図26に示した副情報検出許可信号を示し、B段は、副情報更新信号を示す。本図に示すように、副情報更新信号はフレーム[1]からフレーム[3]までのフレームが読み取られたタイミングef1、フレーム[4]からフレーム[6]までが読み取られたタイミングef

2、フレーム[7]からフレーム[9]までが読み取られたタイミングef3にて、それぞれHigh区間が表れ、それ以外はLow区間になっている。

【0074】積分器43は、正入力端子及び負入力端子を備える差動入力のパイプライン出力のアナログ積分器であり、PE変調信号と進相誤差信号及び遅相誤差信号とに正の相関性が存在する場合、進相誤差信号及び遅相誤差信号のパルスの面積を加算してゆき、逆にPE変調信号と、進相誤差信号及び遅相誤差信号との間に負の相関性が存在する場合には、進相誤差信号及び遅相誤差信号に含まれるパルスの面積を減少してゆく。それまで蓄積された面積については、これに応じたレベルを有するアナログ信号を閾値判定器44に出力する。この蓄積操作は、副情報検出許可信号のLow区間においては行わず、この間パルス面積の蓄積値は維持される。蓄積値がゼロクリアされるのは、副情報更新タイミング生成器42からの副情報更新信号がHigh区間になったタイミングである。図32のC段は、積分器43により蓄積される積分値を示す。C段に示すように、積分値はフレーム[1]～[3]及びフレーム[4]～[6]が読み取られている期間において単調増加していき、フレーム[7]～[9]が読み取られている期間において単調減少しており、副情報更新信号にHigh区間が現れるタイミングef1,ef2,ef3でリセットされている。

【0075】閾値判定器44は、積分器からのアナログ信号が、予め設定された正の閾値電圧と負の閾値電圧で区切られる3つの電圧区間のいずれに属するかを判定する比較器である。つまり閾値判定器44は、副情報更新タイミング生成器からの副情報更新信号が入力された時点において、積分器の出力電圧が上記正の閾値より大きい場合には、"1"になり、負の閾値より小さい場合には"0"になるNRZフォーマットの符号列を出力する、それとともに検出フラグを"H"とする。また、積分器の出力電圧が両閾値の間に属する場合には、検出フラグを"L"とする。図32のD段、E段は、閾値判定器44により出力されるNRZ符号列、閾値判定器44により設定される検出フラグを示す。C段に示す積分値に応じて、NRZ符号列が、それぞれ副情報sd[i]b7,b6,b5として認識されることがわかる。フレーム[1]～フレーム[3]、フレーム[4]～フレーム[6]、フレーム[7]～フレーム[9]の間では、副情報をそれぞれ検出し得たので、検出フラグが全てHighに設定されていることがわかる。

【0076】以上のように本実施形態によれば、遅相誤差信号及び進相誤差信号のパルスの面積を蓄積してゆくという処理を既存の光ディスクの再生装置に行わせることにより、簡易に第1実施形態及び第2実施形態に示した光ディスクの再生が可能となる。よって、第1実施形態及び第2実施形態に示した光ディスクの再生装置を幅広く普及させることが可能となる。

【0077】尚、本実施形態では遅相誤差信号、進相誤

差信号に含まれるパルスの面積を蓄積してゆき、この蓄積値を閾値と比較して副情報の各ビットを設定という統計処理を行ったが、第1実施形態と同様の統計処理を行ってもよい。即ち、PE変調信号と進相誤差又は遅相誤差との間に正の相関性があれば、カウンタ値のインクリメントを行い、PE変調信号と進相誤差又は遅相誤差との間に負の相関性があれば、カウンタ値のデクリメントを行うという統計処理にて、カウンタ値を蓄積してゆき、これを閾値と比較してもよい。

【0078】(第5実施形態)第5実施形態は、ECCブ

ロックにおける誤り訂正を好適に行うための改良に関する。
 <誤り訂正のためのセクタの詳細>図33は、図9に示したフレームの構成をより詳細に示した図である。本図において、フレーム[0]のデータ部領域には、アドレス、ユーザデータ部が存在しており、フレーム[24]、フレーム[25]には、外符号パリティPOが記録されている。更に奇数番目のフレーム[1]、[3]、[5]、[7]…[23]のデータ部領域には、ユーザデータ部と内符号パリティPIとが記録されている。図34は、図33に示したフレームを並べ変えて記述した図であり、この図34では外符号パリティPO及び内符号パリティPIはL字状に配置されていることがわかる。

【0079】図35は、16個のセクタからブロック積符号方式の行列式が得られる様子を示す説明図である。図35における第1列目rt1は、図8に示したセクタ[i]～[i+15]が縦方向に配されていることを示す。第2列目rt2は、セクタ[i]～[i+15]に含まれる各フレームを明示しており、第3列目rt3は、ブロック積符号方式の行列式を示す。第2列目rt2と第3列目rt3とを参照すると、セクタのフレーム[0]からフレーム[23]までが矢印y1、y2、y3、y4、y5、y6、y7、y8に示すように縦方向に配列されていることがわかる。その一方、全てのセクタからフレーム[24]、[25]が取り出されて、矢印y10、y11、y12、y13に示すように縦方向に配列されていることがわかる。このように、16個の各セクタからフレーム[24]、[25]を取り出し、これらを配列することにより、16行の外符号パリティPOと、192行の内符号パリティPIとが形成され、ブロック積符号方式の行列式が光ディスク再生装置内に得られることになる。図36は、図35に示した変換によりえられるブロック積符号方式の誤り訂正用ブロックの行列式を示す図である。本図において1バイトのデータは、行列状に配されており、行方向に内符号パリティPIが付与され、列方向に16行の外符号パリティPOが付与されており、DVD-ROM規格に規定された誤り訂正符号用ブロック(ECCブロック)が形成されている。

【0080】ECCブロックにおけるブロック積符号方式では、行列方向に誤り訂正処理を行う。図37は、行列方向の誤り訂正についての処理手順を示す図である。行毎の誤り訂正においては、矢印qp1、2、3…に示すよう

にフレーム[0]におけるアドレスと、ユーザデータ部c0と、フレーム[1]におけるユーザデータ部と、内符号パリティPIとに対して誤り訂正がなされる。誤り訂正処理は、それからフレーム[2]、[3]、[4]…[23]内のそれぞれのユーザデータと、内符号パリティと、外符号パリティとに対して行われる。

【0081】列ごとの誤り訂正においては、矢印rp11、12、13、14…に示すようにフレーム[0]におけるアドレスと、偶数番目のフレーム[2]、[4]、[6]、[8]…[22]のデータ部内の同期符号直後からオフセットoft1までの部分b1～b11と、フレーム[24]の外符号パリティPOとに対して誤り訂正がなされ、フレーム[0]内におけるユーザデータ部c0と、フレーム[2]、[4]、[6]、[8]…[22]のユーザデータ部内のオフセットoft1からフレームの終端までの部分c1～c11と、フレーム[24]の外符号パリティPOとに対して誤り訂正が行われる。列毎の誤り訂正は、更に奇数フレーム[1]、[3]、[4]…[23]と、外符号パリティPOと、偶数フレームの内符号パリティPIとに対して行われることになる。

【0082】誤り訂正処理では、フレーム[0]、[1]におけるユーザデータ部と、フレーム[2]、[4]、[6]、[8]…[22]内のデータ部内の部分b1～b11はフレーム[0]内のアドレスと共に誤り訂正処理がなされることになる。アドレスと共に誤り訂正処理がなされるデータ部に誤認識があると、アドレスを含む誤り訂正処理に要する時間が増大し、アドレスを認識するまでに時間がかかり、速やかな再生が行えなくなる。また誤りの発生確率が高くなって、アドレスを含めた誤り訂正の訂正限界に近づくか、或は上回ってしまう恐れがある。誤認識の検出や訂正過程において誤認識が生じる確率が高くなるので、アドレスの誤認識が生じる確率が高くなる。

【0083】そこで本実施形態では、ECCブロックの誤り訂正に対する影響を考慮して、進相エッジ及び遅相エッジを設ける範囲、即ち、重畳範囲を第1実施形態より制限している。

<重畳範囲の制限>図38は、図33に示したセクタに対して、どの範囲に重畳を行うかを示す図である。フレーム[24]はフレーム[25]同様、重畳対象外になっており、また内符号パリティPIが存在する奇数番目のフレーム[3]、[5]、[7]、[9]、[11]、[13]、[15]、[17]…[23]については、同期符号の直後から内符号パリティPIの直前までが重畳範囲になっている。更にフレーム[2]、[4]、[6]、[8]…[22]については、図中のoft1からフレームの終端までが重畳範囲になっている。ここで外符号パリティPO及び内符号パリティPIが存在する領域を重畳範囲外としているのは、これら外符号パリティPO及び内符号パリティPIにビットズレが発生することは、誤り訂正に深刻な影響を与えるからであり、これらの領域でのビットズレの発生を極力避けたいためである。

【0084】続いて、かように重畳範囲が制限されたセ

クタを記録装置がどのように記録するかについて説明する。第4実施形態に説明したように、フレーム内の副情報の位相変調の許否は、位相変調許可信号にて設定されているので、第5実施形態におけるタイミング生成器2は、この信号により、上述した重畳範囲の制限を行う。図39は、第5実施形態に係る位相変調許可信号の一例を示す図である。本図の位相変調許可信号において、フレーム[0],[1],[24],[25]に対応する区間は、終始Low区間である。また奇数番目のフレーム[3],[9],[11],[13],[15],[23]は、同期符号と内符号パリティPIとに対応する区間がLow区間になっている。更に偶数番目のフレーム[2],[10],[12],[14],[16],[22]は、同期符号から上述したオフセットoft1までの区間がLow区間になっている。

【0085】続いて、かように重畳範囲が制限されたセクタを再生装置がどのように再生するかについて説明する。第4実施形態で説明したように、フレーム内の検出の許否は、副情報検出許可信号にて設定されているので、第5実施形態における再生信号処理回路24は、この信号により上述した重畳範囲の制限を行う。図40は、第5実施形態に係る副情報検出許可信号の一例を示す図である。本図の副情報検出許可信号において、フレーム[0],[1],[24],[25]に対応する区間は、終始Low区間である。また奇数番目のフレーム[3],[9],[11],[13],[15],[23]は、同期符号と内符号パリティPIとに対応する区間がLow区間になっている。更に偶数番目のフレーム[2],[10],[12],[14],[16],[22]は、同期符号から上述したオフセットoft1までの区間がLow区間になっている。

【0086】以上のように本実施形態によれば、重畳範囲を制限することにより、誤り訂正を円滑にかつ高速に行うことができる。尚、本実施形態において、内符号パリティPI及び外符号パリティPOのみを重畳範囲外とし、同期符号の直後からoft1までには、重畳を行ってもよい。また、セクタにID Error Detection(IED)、Copyright-management(CPR-MA)、Error Detection Code(EDC)等の情報が存在し、これらの読み取り精度を保証したい場合は、これらに相当する1ビット領域と、0ビット領域のエッジを変位させないのが望ましい。

【0087】(第6実施形態) 第6実施形態は、副情報が割り当てられたセクタがどれであることを示す検出領域指定情報と、各セクタにおける副情報の割り当ての有無を示す副情報有無情報とを光ディスクに記録しておくことを提案する。

<検出領域指定情報及び副情報有無情報>図41(a)は、検出領域指定情報及び副情報有無情報の一例を示す図である。本図の検出領域指定情報におけるアドレスi、アドレスi+15、アドレスj、アドレスj+15というアドレスは、副情報の検出を行うべき開始アドレス及び終了アドレスを示す。本図の副情報有無情報における「有」

は、アドレスiからアドレスi+15までのセクタにより構成されるECCブロックに副情報が重畳されていることを示す。本図の副情報有無情報における「無」は、アドレスjからアドレスj+15までのセクタにより構成されるECCブロックに副情報が重畳されていないことを示す。

【0088】副情報が重畳されたセクタのアドレスを検出領域指定情報に記述しておくことにより、どのセクタに対して副情報の検出を行うべきかを再生装置は知得することができる。一方、副情報が割り当てられていないセクタのアドレスまでも副情報に記述しているのは、副情報の検出に対してより厳しい要件を課しているのである。即ち第6実施形態では、単に副情報有りとして示されているアドレスから、副情報が検出されただけでは足りず、副情報無しと示されたアドレスから副情報が検出されないことが確認されて初めて、副情報が正当であると判定されることになる。

【0089】図41(b)は、図41(a)に示した検出領域指定情報及び副情報有無情報がどのように光ディスクに記録されるかを示す図である。本実施形態において検出領域指定情報及び副情報有無情報は、光ディスクのBCA(Burst Cutting Area)に記録される。BCAは、光ディスク上の反射膜をストライプ状に除去することにより形成されていて、特別な権限がなければ読み出しが不可能な領域である。検出領域指定情報及び副情報有無情報は光ディスク固有の情報を用いて暗号化された上で、このBCAに記録される。

【0090】領域指定情報及び副情報有無情報の記録先にBCAを選んだのは、ユーザによる改竄が困難であるという性質をBCAが有しているからである。領域指定情報及び副情報有無情報の記録先はBCAに限定されるものではなく、一般ユーザによる改竄や閲覧が困難な領域であるなら、他の領域に領域指定情報及び副情報有無情報を記録してもよい。

【0091】<記録装置>以上のような検出領域指定情報及び副情報を光ディスクに記録すべく、第6実施形態にかかる記録装置は、図42に示すように構成される。図42は、第6実施形態に係る記録装置の内部構成を示す図である。図19と比較して新規な点は、記憶部51、ヘッド位置検出部52、ヘッド位置比較部53、AND回路54、暗号化回路55が備えられている点である。図43は、第6実施形態に係る記録装置についてのタイミングチャートの一例を示す図である。記憶部51は、光ディスクに記録すべき検出領域指定情報及び副情報有無情報の複数の組みを予め記憶しておく。

【0092】ヘッド位置検出部52は、記録ヘッド8によって読み出されたセクタアドレスを示すヘッド位置信号を生成してヘッド位置比較部53に出力する。図43のA段にヘッド位置信号を示す。本図に示すように、ヘッド位置信号によりアドレスi-2,i-1,i,i+1,i+2,i+3...といった複数のアドレスを示すヘッド位置信号が出

力され、現在のヘッド位置をリアルタイムに知得することが可能になっている。尚、光ディスクの面形状に対して、CAPA(Complimentary Allocated Pit Address)やLPP(Land-Pre-Pit)といった加工が施されている場合は、読取信号に現在のアドレスが重畳されているので、これからアドレスを検出してよい。

【0093】ヘッド位置比較部53は、ヘッド位置信号により示されるアドレスと、記憶部51に記憶されている検出領域指定情報及び副情報有無情報を比較して、比較結果を示す副情報有無信号を出力する。図43のB段に副情報有無信号の一例を示す。検出領域指定情報に示されるアドレスがヘッド位置信号に表れており、その検出領域指定情報に対応する副情報有無情報が重畳有を示している区間(図43では、アドレスiからアドレスi+15まで)、High区間になり、それ以外の期間においてLow区間になっていることがわかる。

【0094】AND回路54は、タイミング生成器2により生成された位相変調許可信号と、ヘッド位置比較部53により生成された副情報有無信号とのAND演算を行う。ここで第5実施形態に示したように、位相変調許可信号は1セクタの各フレームにおける副情報の重畳の可否を示す信号であり、尚且つ副情報有無信号は、検出領域指定情報において検出要と示され、また重畳有と設定されたセクタがどれであることを示す信号であるので、両者のAND演算により、副情報有無信号がHigh区間になっているセクタが表れている期間のみ、位相変調許可信号に基づき位相変調が行われる。図43のD段は、AND演算の演算結果を示し、E段は、副情報が重畳されたか否かを示す。本図に示すように、副情報有無信号がHigh区間になっているアドレスiからアドレスi+15までの期間において、副情報が重畳されることになる。

【0095】暗号化回路55は、検出領域指定情報及び副情報有無情報の複数の組みを光ディスク固有の識別子を用いて暗号化して、変調器1に出力する。暗号化された複数の組みは、BCAに記録されるのである。以上が記録装置の内部構成である。続いて第6実施形態にかかる再生装置の内部構成について説明する。

【0096】<再生装置>図44は、第6実施形態に係る再生装置の内部構成を示す図であり、本図と図25との差違点は、復号化回路61、記憶部62、ヘッド位置検出部63、ヘッド位置比較部64、AND回路65が新規に追加されている点である。図45は、再生装置のタイミングチャートの一例を示す図である。

【0097】復号化回路61は、BCAの読み取り時に、BCAから読み取られた検出領域指定情報及び副情報有無情報の複数の組みを、ディスク固有の識別子を用いて復号化して記憶部62に書き込む。記憶部62は、復号化回路61により復号化された複数の検出領域指定情報及び副情報有無情報の組みを記憶する。尚、本実施形態において記憶部62は、光ディスクに記録された領域指定情

報及び副情報有無情報を記憶したが、光ディスクに記録されたものではなく、記憶部62は再生装置の製造時に予め設定された領域指定情報及び副情報有無情報を記憶していてもよい。領域指定情報及び副情報有無情報を再生装置内に記憶させておくことにより、領域指定情報及び副情報有無情報の秘密を高度に保つことができる。また、記憶部62にて予め記憶された領域指定情報及び副情報有無情報を、光ディスクから読み出された領域指定情報及び副情報有無情報を用いて定期的に更新してもよい。

【0098】ヘッド位置検出部63は、ヘッド位置比較部53と同一構成であり、現在再生されているヘッド位置をセクタ単位で示すヘッド位置信号をヘッド位置比較部64に出力する。ヘッド位置比較部64は、記憶部62に記憶されている複数の検出領域指定情報及び複数の副情報有無情報と、ヘッド位置検出部63から出力されるヘッド位置信号とを比較して比較結果を示す領域指定信号と、副情報有無信号とを出力する。領域指定信号は、検出領域指定情報に示される範囲のアドレスがヘッド位置信号に現れる期間においてHigh区間になり、それ以外はLow区間になる信号である。図45のB段に領域指定信号を示す。本段においてアドレスiからアドレスi+15までの区間と、アドレスjからアドレスj+15までの区間とがHigh区間になっていることがわかる。副情報有無信号は、副情報の重畳「有り」と設定された検出領域指定情報に示される範囲のアドレスがヘッド位置信号に現れる期間、重畳「無し」と設定された検出領域指定情報に示される範囲のアドレスがヘッド位置信号に現れる期間を示す信号である。図45のF段に副情報有無信号を示す。本段においてアドレスiからアドレスi+15までの区間にて副情報「有り」が示されており、アドレスjからアドレスj+15までの区間にて副情報「無し」が示されていることがわかる。

【0099】AND回路65は、副情報検出許可信号と、ヘッド位置比較部64により生成された領域指定信号とのAND演算を行う。ここで第5実施形態に示したように、副情報検出許可信号は1セクタの各フレームにおける副情報の検出の可否を示す信号であり、尚且つ領域指定信号は、検出領域指定情報において検出要と示されたセクタがどれであることを示す信号であるので、両者のAND演算により、領域指定信号がHigh区間になっている期間のみに、副情報検出許可信号に基づき副情報の検出が行われる。図45のD段は、AND演算の演算結果を示し、E段は、副情報が重畳されたか否かを示す。本図に示すように、副情報検出許可信号がHigh区間になっている、アドレスiからアドレスi+15までの期間副では情報が検出されており、アドレスjからアドレスj+15までの期間において、副情報が検出されていない。

【0100】照合部66は、副情報有無信号が副情報「有り」を示している期間において、副情報検出器27

により検出された副情報が存在し、かつ、副情報有無信号が副情報「無し」を示している期間において、副情報検出器 27 により検出された副情報が存在しないことを確認するものである。図 45 の C 段に照合部 66 による照合結果を示す。本図に示すようにアドレス i からアドレス $i+15$ までの期間において副情報が検出されており、また副情報有無信号は「有り」を示しているので、照合部 66 は、検出された副情報は正当であると確認する。またアドレス j からアドレス $j+15$ までの期間において、副情報が検出されず、また副情報有無信号は「無し」を示している

ので、この場合も、副情報が正当である旨の確認を行う。副情報の重畳が有る期間、無い期間の双方において副情報の正当が確認されたので、副情報検出器 27 により検出された副情報は正当であるとの確認が得られたことになる。

【0101】以上のように本実施形態によれば、光ディスクにおける全ての ECC ブロックに副情報を埋め込むという不正行為がなされた場合でも、かかるオリジナルの光ディスクを模した不正ディスクと、オリジナルの光ディスクとを区別することが可能となる。

(第 7 実施形態) 第 6 実施形態では、検出領域指定情報をセクタ単位で記述したが、第 7 実施形態はフレーム単位で記述することを提案する。この場合、現在再生されているフレームをどう検出させるかが問題点となるが、対象となる光ディスクが読み書き可能タイプのものなら、ウォブル成分の検出により、上述した検出が可能となる。ウォブル成分とは、光ディスクの記録溝がウォブル加工された場合に、読取信号に現れる成分であり、この成分の周期をカウントすることにより、現在の再生位置をフレーム単位で検出することが可能となる。

【0102】現在の再生位置がフレーム単位で把握できるなら、検出領域指定情報のフレームの番号を記述しておき、それらフレームにおける副情報の有無を判定するという、より精度が高い検出が可能となる。

(第 8 実施形態) 第 1 実施形態～第 7 実施形態では、全ての記録マークに対するエッジの変位量 Δt を一律に決定していたが、第 8 実施形態では、記録マークの連続長に応じて、変位量 Δt を変化させることを提案する。

【0103】<変位量 Δt の設定> 第 1 実施形態にて説明したように、データ部は 8/16 変調にて変調されてから光ディスクに記録される。その結果として、記録マークや、記録マーク間のスペースは、2T から 14T までの連続長を有する(ここで T は、クロックパルスの一周期)。図 46 (a) は、3T、4T、5T～14T といった記録マークの複数の連続長と、それら連続長をもった記録マークにおいて発生するジッタの分布曲線とを対応づけて示す図である。これらに対比すると、連続長が最短である 3T の記録マークについての分布曲線のピーク値 $pk0$ が最も高く、4T、5T～14T の順でピーク値が、 $pk1, 2, 3, 4$ に示すように低くなっていることがわかる。分布曲線の広がり

が、3T の分布曲線が $wd0$ であり最も広く、4T、5T～14T というように連続長が長くなるにつれ分布曲線の広がりが、 $wd1, wd, wd3, \dots$ というように狭くなっていることがわかる。記録マークの高密度を図るため記録マークを短くすると、記録マークの形状が歪(いびつ)になり、隣接する記録マークからの符号間干渉を受け易くなる。これら記録マークを短くすることの弊害が、分布曲線の広がりとして現れるのである。

【0104】各分布曲線におけるジッタのバラツキを示す標準偏差は、図 46 (b) に示すものとなる。本図に示すように、記録マークの連続長を 3T としたときの標準偏差 $\sigma 0$ が最も高く、4T、5T、14T というように連続長を長くしてゆくに従って、標準偏差は $\sigma 1, 2, 3, 4$ というように低くなっている。記録マーク毎の標準偏差に対して、第 2 実施形態の式 5 に示した計算を行えば、連続長毎の変位量 Δt の適正値は、図 46 (c) のようになる。図 46 (c) は、記録マークの複数の連続長と、各連続長の標準偏差を式 5 に適用することにより一義的に導き出せる変位量 Δt とを対応させて示す図である。図 46 (b) において標準偏差が最高であった連続長 3T の記録マークについては標準偏差を式 5 に適用することにより変位量 Δt_0 が導かれ、連続長 4T では、標準偏差を式 5 に適用することにより変位量 Δt_1 が、5T では、標準偏差を式 5 に適用することにより変位量 Δt_2 がそれぞれ導かれている。以上に説明したように、各記録マークの連続長に応じて、段階的に変位量 Δt を長くするというのが、第 8 実施形態の光ディスクの特徴である。しかし全ての記録マークについて上述したような処理を行うのは、記録装置に対して多大な処理負荷を強いることになる。そこで考えられるのが、図 47 に示す態様である。

【0105】図 47 (a) は、全ての連続長において変位量 Δt を一律にする場合であり、第 1 実施形態～第 7 実施形態は、この手順にて実現されていたといえる。図 47 (b) は、3T の記録マークに対して変位量 Δt が 0 に設定されており、4T 以上の連続長を有する記録マークについては、固定長 Δt_4 になっている。このように 4T という閾値を設け、これを下回るような変位量 Δt を 0 とすることにより、処理負荷を低く抑えることができる。他のバリエーションとしては、図 47 (c) に示すものがある。これは、図 46 (c)、図 47 (b) の長所を取り入れたものであり、閾値 4T より連続長が短い記録マークに対しては副情報の重畳を行わず、これを上回る記録マークについては、変位量 Δt を段階的に大きくしてゆくというものである。尚、これらの説明における 4T という閾値はあくまでも一例であり、これを増減させてよいことはいうまでもない。

【0106】<記録装置> 続いて、以上のような記録マークを光ディスクに記録する記録装置について説明する。図 48 は、図 46 (c) に示すような変位量 Δt を行う場合の位相変調器 6 の内部構成を示す図である。本

図では、遅延器14が可変遅延器71に置き換えられ、変位置算出器15及び可変遅延器72が新規に追加されている。

【0107】変位置算出器15は、チャンネルコードにおけるゼロラン長を変調器1から受け取り、受け取ったゼロラン長から、変位置 Δtx を算出して、変位置 Δtx を可変遅延器71に、変位置 $\Delta t - \Delta tx$ を可変遅延器72に出力する。可変遅延器71は、遅延器13により Δt だけ進められたチャンネル信号の位相を、更に変位置 Δtx だけ進めてセクタ11に出力する。

【0108】可変遅延器72は、変調器1からのチャンネル信号の位相を、変位置 $\Delta t - \Delta tx$ だけ遅らせてセクタ11に出力する。第6実施形態におけるセクタ11は、タイミング生成器2から出力される位相変調許可信号がLow区間であれば、遅延器12により変位置 Δt だけ遅延されたチャンネル信号を出力し(i)、タイミング生成器2から出力される位相変調許可信号がHigh区間であり、PE変調器5から出力されるPE変調信号が1を示していれば、可変遅延器72により変位置 $\Delta t - \Delta tx$ だけ位相が遅延したチャンネル信号を出力する(ii)。タイミング生成器2から出力される位相変調許可信号がHigh区間であり、PE変調器5から出力されるPE変調信号が0を示していれば、遅延器13、可変遅延器71により変位置 $\Delta t + \Delta tx$ だけ遅延させられたチャンネル信号を出力する(iii)。(i)～(iii)によりチャンネル信号における立ち上がり／立ち下がり、ゼロラン長に応じた変位置 Δt だけ変位することになる。

【0109】図49は、図47(b)に示すような変位置 Δt の設定を行う場合の位相変調器6の内部構成を示す図である。本図において位相変調器6には、比較器16及びAND回路17が新規に追加されていることがわかる。第3実施形態では位相変調許可信号がHigh区間であることが位相変調の要件であったが、第8実施形態ではこれから位相変調されるべきチャンネルコードのゼロラン長が閾値(ここでは3Tとする)を上回っているかという要件が加わる。

【0110】第8実施形態における比較器16は、これから位相変調されるべきチャンネルコードのゼロラン長を変調器1から受け取り、このゼロラン長を閾値と比較して上回っているならHigh区間を、下回っているならLow区間をそれぞれ出力する。AND回路17は、この比較器16からの出力と、位相変調許可信号とのAND演算を行ってセクタ11に出力する。これにより、ゼロラン長が閾値を下回っている場合は位相変調は行われないことになる。

【0111】<再生装置>続いて第8実施形態にかかる再生装置について説明する。第8実施形態の手順で副情報が重畳された記録マークは、連続長が短いものについてはエッジの変位置 Δt が小さいか、或は皆無である。とはいえPE変調ビット系列に従って進相誤差或は遅相誤

差が現れるようになっており、ジッタの面積の積算結果は正負の所定値になる。一方、副情報が重畳されておらず、エッジの位置が変位していない記録マークから検出されるジッタの分布曲線は、正規分布を取ることが予想されるので、平均的な積算結果が0になる。

【0112】故に、記録マークの連続長に応じてエッジの変位置 Δt を変化させた場合、連続長が短い記録マークのエッジを変化させない場合の双方において、副情報の検出が安定的に行われることになる。尚、再生信号処理回路にて記録マークの連続長を検出し、連続長の短い記録マークについてはジッタ面積を積算しないように副情報検出許可信号の出力を行ってもよい。これにより短い記録マークは副情報の検出から除かれることになる。

【0113】以上のように本実施形態によれば、連続長が短い副情報によるジッタの影響を受けることなく、データ部及び副情報の読み取りを好適に行うことができる。以上第1実施形態～第8実施形態では、副情報を32バイトとしたが、これはあくまでも一例であり、副情報のデータ長を増減させてよいことはいうまでもない。また副情報内の暗号鍵は、DESに規定された秘密鍵であっても、公開鍵であってもよい。更に副情報内の8バイト長の暗号鍵は、機密性が求められるデータの典型的な一例として示したに過ぎず、機密性が求められるデータなら他のデータであってもよいことはいうまでもない。このようなデータとしては、デジタル著作物を再生する再生権についての権利管理情報やチェックアウト／チェックイン処理の制限回数を示すチェックアウト許可情報、コピー可、コピー不可、一回限りコピー可能等のコピー許可の属性を示すコピー制御情報、光ディスクの利用についての課金制御に関する課金制御情報等がある。

【0114】また本実施形態に係る光ディスクは、海賊版ディスクに対する抜本的な対策を施すことができるので、海賊版の氾濫に強い危機感を抱いている映像音響産業や映像音響機器の製造業により利用される可能性が高い。

【0115】

【発明の効果】以上説明したように、本発明に係る光ディスクは、複数のフレームからなるセクタを有する光ディスクであり、フレームには、エッジが基準位置にある複数の記録マークを含む第1タイプと、エッジが基準位置の前後に存在する複数の記録マークを含む第2タイプとがあり、第2タイプのフレーム内では、基準位置から進んだ位置に存在する進相エッジと、基準位置から遅れた位置に存在する遅相エッジとが、ディスクの回転方向に対して所定の規則性を有して並んでいるので、再生装置は、読取信号において遅相誤差及び進相誤差が、上述した規則性をもって現れるかを監視するという統計処理にて、フレーム内の主情報に重畳されているビット値を知得することができる。

【0116】たとえフレームの読み取り時に、ほこりや

傷を原因とするジッタが自然発生したとしても、それらを統計誤差として無視することができるので、自然発生したジッタの影響を受けることなく、副情報の各ビットの値を設定することができる。前記進相エッジ及び遅相エッジは、ジッタの発生要因の一種であり、ジッタには、これらを発生要因とするものの他にも光ディスクに主情報のみ記録した場合であっても、自然発生するベースジッタがあり、エッジの位置を変位させる際の変位量 Δt を、以下の数4を満たすように算出しても良い。

【0117】

【数4】

$$\sigma' \geq \sqrt{\sigma^2 + \Delta t^2}$$

σ : ベースジッタの標準偏差

σ' : 光ディスクにおけるジッタの許容量。

【0118】光ディスクが本来有しているジッタの標準偏差を勘案しつつ、主データと副情報とを記録した場合のジッタの標準偏差が許容量を超えないよう、標準偏差を設定することができる。DVD等のように、出荷時あたりのジッタの標準偏差が厳しく規定されている場合でも、そのような規定に違反することなく、副情報を光ディスクに記録することができる。これにより、たとえジッタを副情報として認識しえない再生装置に、本光ディスクが装填された場合でも、再生装置におけるビット化けやビットズレの頻度を抑制することができる。

【図面の簡単な説明】

【図1】 第1実施形態に係る光ディスクの階層構造を示す図である。

【図2】 セクタを構成するフレームの構造を示す図である。

【図3】 記録マーク上に、データ部領域を構成する0ビット領域及び1ビット領域がどのように割り当てられているかの一例を示す図である。

【図4】 1ビット領域及び0ビット領域がどのように読み取られるかについて、示す図である。

【図5】 立ち上がり及び立ち下りの時点がずれた読取信号を示す図であり。

【図6】 遅相誤差及び進相誤差が発生するよう位置が変位した記録マークの一例を示す図である。

【図7】 副情報の構成を示す図である。

【図8】 ECCブロックに対する副情報の割り当ての詳細を示す図である。

【図9】 セクタを構成する各フレームに対するビット割り当てを示す図である。

【図10】 同一の主情報が記録されたデータ部領域に、副情報のビット値「1」を割り当てた場合と、ビット値「0」を割り当てた場合とを対比して示す図である。

【図11】 (a) 規則性の根拠となる乱数ビット系列と、図10に示した副情報ビット値「0」に対応する記

録マーク列とを対応させて示した図である。

(b) 反対の規則性の根拠となる反転ビット系列と、図10に示した副情報ビット値「1」に対応する記録マーク列とを対応させて示した図である

【図12】 副情報のビット値「0」が割り当てられたデータ部領域に対して統計処理が行われる様子を示す図である。

【図13】 副情報のビット値「1」が割り当てられたデータ部領域に対して統計処理が行われる様子を示す図である。

【図14】 (a) 読取信号のエッジがクロックパルスの位相0から t だけ隔てた位置に発生する確率 $P(t)$ を示す分布曲線を示す図である。

(b) 総エッジ数の半数に進相エッジのみを設けた場合の分布曲線 $P1(t)$ である。

(c) 総エッジ数の半数に遅相エッジのみを設けた場合の分布曲線 $P2(t)$ である。

D 分布曲線 $Pm(t)$ を示す図である。

【図15】 (a) この分布曲線 $Pm(t)$ から期待値 E がどのように導かれるかを示す図である。

(b) 分布曲線から標準偏差 σ' がどのように導かれるかを示す図である。

【図16】 ベースジッタがとりうる複数の値と、変位量 Δt が取り得る複数の値と、分布曲線 $Pm(t)$ の標準偏差 σ' がとりうる複数の値とを対応づけた表を示す図である。

【図17】 ベースジッタがとりうる複数の値と、変位量 Δt が取り得る複数の値と、主情報において発生する誤検出確率とを対応づけた表を示す図である。

【図18】 ベースジッタがとりうる複数の値と、変位量 Δt が取り得る複数の値と、これら値の組み合わせから算出される副情報の検出確率の複数の値とを対応づけた表を示す図である。

【図19】 第3実施形態に係る記録装置の内部構成を示す図である。

【図20】 本記録装置のタイミングチャートの一例を示す図である。

【図21】 1セクタに対する位相変調許可信号の一例を示す図である。

【図22】 フレーム内の主情報にビット値「1」を割り当てた場合のタイミングチャートの一例を示す図である。

【図23】 乱数発生器3の詳細な構成を示すブロック図である。

【図24】 位相変調器6の詳細な構成を示すブロック図である。

【図25】 再生装置の内部構成を示す図である。

【図26】 フレーム内の主情報にビット値「0」を割り当てた場合のタイミングチャートの一例を示す図である。

【図27】 副情報検出許可信号の一例を示す図である。

【図28】 フレーム内の主情報にビット値「1」を割り当てる場合のタイミングチャートの一例を示す図である。

【図29】 クロック抽出器の詳細な構成を示すブロック図である。

【図30】 再生信号処理回路の内部構成を示す図である。

【図31】 副情報検出器の詳細な構成を示す回路図である。 10

【図32】 9個のフレームに対する再生装置の動作を示すタイミングチャートの一例を示す図である。

【図33】 図9に示したフレームの構成をより詳細に示した図である。

【図34】 図33に示したセクタのフレームを並びかえて記述した図である。

【図35】 16個のセクタからブロック積符号方式の行列式が得られる様子を説明図である。

【図36】 図35に示した変換によりえられるブロック積符号方式の誤り訂正用ブロックの行列式を示す図である。 20

【図37】 行列方向の誤り訂正についての処理手順を示す図である。

【図38】 図33に示したセクタに対して、どの範囲に進相エッジ及び遅相エッジを設けるかを示す図である。

【図39】 第5実施形態に係る位相変調許可信号の一例を示す図である。

【図40】 第5実施形態に係る副情報検出許可信号の一例を示す図である。 30

【図41】 (a) 検出領域指定情報及び副情報有無情報の一例を示す図である。

(b) 図41(a)に示した検出領域指定情報及び副情報有無情報がどのように光ディスクに記録されるかを示す図である。

【図42】 第6実施形態に係る記録装置の内部構成を示す図である。

【図43】 第6実施形態に係る記録装置についてのタイミングチャートの一例を示す図である。 40

【図44】 第6実施形態に係る再生装置の内部構成を示す図である。

【図45】 再生装置のタイミングチャートの一例を示す図である。

【図46】 (a) 3T、4T、5T～14Tといった記録マークの複数の連続長と、それら連続長をもった記録マークにおいて発生するジッタの分布曲線とを対応づけて示す図である。

(b) 各分布曲線における標準偏差を示す図である。

(c) 記録マークの複数の連続長と、各連続長の標準 50

偏差を式5に適用することにより一義的に導き出せる変位量 Δt とを対応させて示す図である。

【図47】 (a) 全ての連続長において変位量 Δt を一律にする場合である。

(b) 3Tの記録マークに対して変位量 Δt が0に設定されており、4T以上の連続長を有する記録マークについて、固定長 Δt_4 とした記録マークの一例を示す図である。

(c) 記録マークに対する変位量 Δt 設定の他のバリエーションを示す図である。

【図48】 図46(c)に示すような変位量 Δt を行う場合の位相変調器6の内部構成を示す図である。

【図49】 図47(b)に示すような変位量 Δt の設定を行う場合の位相変調器6の内部構成を示す図である。

【符号の説明】


- | | |
|----|---------------|
| 1 | 変調器 |
| 2 | タイミング生成器 |
| 3 | 乱数発生器 |
| 4 | 乱数系列変換器 |
| 5 | 変調器 |
| 6 | 位相変調器 |
| 7 | 記録チャンネル処理部 |
| 8 | 記録ヘッド |
| 11 | セクタ |
| 12 | 遅延器 |
| 13 | 遅延器 |
| 14 | 遅延器 |
| 15 | 変位量算出器 |
| 16 | 比較器 |
| 17 | AND回路 |
| 21 | 再生ヘッド |
| 22 | 再生チャンネル処理部 |
| 23 | クロック抽出器 |
| 24 | 再生信号処理回路 |
| 25 | 乱数発生器 |
| 26 | 変調器 |
| 27 | 副情報検出器 |
| 31 | 位相比較器 |
| 34 | 分周器 |
| 35 | 復調器 |
| 36 | 同期信号検出器 |
| 37 | ゲート信号生成器 |
| 41 | セクタ |
| 42 | 副情報更新タイミング生成器 |
| 43 | 積分器 |
| 44 | 閾値判定器 |
| 47 | 乱数系列変換器 |
| 51 | 記憶部 |
| 52 | ヘッド位置検出部 |

53 ヘッド位置比較部
 54 AND回路
 55 暗号化回路
 61 復号化回路
 62 記憶部


* 63 ヘッド位置検出部
 64 ヘッド位置比較部
 65 AND回路
 66 照合部

*


【図1】




【図2】




【図7】




【図3】




【図4】




【図6】




【図8】




【圖 9】




【図 10】




【圖 11】




【圖 12】



【図 13】



【圖 14】



【図15】

(a) 期待値

$$\begin{aligned}
 E m &= \int_0^t \int_0^t P_m(t) dt \\
 &= \int_0^t \int_0^t \left\{ \frac{1}{2} \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{(t-\Delta t)^2}{2\sigma^2}\right) + \frac{1}{2} \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{(t+\Delta t)^2}{2\sigma^2}\right) \right\} dt \\
 &= \frac{1}{2} \int_0^t \int_0^t \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{(t-\Delta t)^2}{2\sigma^2}\right) dt + \frac{1}{2} \int_0^t \int_0^t \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{(t+\Delta t)^2}{2\sigma^2}\right) dt \\
 &= \frac{1}{2} \int_0^t \int_0^t (u+\Delta t) \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{u^2}{2\sigma^2}\right) du + \frac{1}{2} \int_0^t \int_0^t (s-\Delta t) \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{s^2}{2\sigma^2}\right) ds \\
 &= \frac{1}{2} \int_0^t \int_0^t u \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{u^2}{2\sigma^2}\right) du + \frac{\Delta t}{2} \int_0^t \int_0^t \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{u^2}{2\sigma^2}\right) du + \frac{1}{2} \int_0^t s \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{s^2}{2\sigma^2}\right) ds - \frac{\Delta t}{2} \int_0^t \int_0^t \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{s^2}{2\sigma^2}\right) ds \\
 &= 0 + \frac{\Delta t}{2} + 0 - \frac{\Delta t}{2} \\
 &= 0
 \end{aligned}$$

(b) 分散

$$\begin{aligned}
 (\sigma')^2 &= \int_0^t \int_0^t (t-Em)^2 \times P_m(t) dt - \int_0^t \int_0^t P_m(t) dt \\
 &= \int_0^t \int_0^t \left\{ \frac{1}{2} \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{(t-\Delta t)^2}{2\sigma^2}\right) + \frac{1}{2} \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{(t+\Delta t)^2}{2\sigma^2}\right) \right\} dt \\
 &= \frac{1}{2} \int_0^t \int_0^t \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{(t-\Delta t)^2}{2\sigma^2}\right) dt + \frac{1}{2} \int_0^t \int_0^t \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{(t+\Delta t)^2}{2\sigma^2}\right) dt \\
 &= \frac{1}{2} \int_0^t \int_0^t (u+\Delta t)^2 \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{u^2}{2\sigma^2}\right) du + \frac{1}{2} \int_0^t \int_0^t (s-\Delta t)^2 \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{s^2}{2\sigma^2}\right) ds \\
 &= \frac{1}{2} \int_0^t \int_0^t (u^2+2\Delta t \times u+\Delta t^2) \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{u^2}{2\sigma^2}\right) du + \frac{1}{2} \int_0^t \int_0^t (s^2-2\Delta t \times s+\Delta t^2) \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{s^2}{2\sigma^2}\right) ds \\
 &= \frac{1}{2} \int_0^t \int_0^t u^2 \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{u^2}{2\sigma^2}\right) du + \frac{2\Delta t}{2} \int_0^t \int_0^t u \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{u^2}{2\sigma^2}\right) du + \frac{\Delta t^2}{2} \int_0^t \int_0^t \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{u^2}{2\sigma^2}\right) du \\
 &+ \frac{1}{2} \int_0^t \int_0^t s^2 \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{s^2}{2\sigma^2}\right) ds - \frac{2\Delta t}{2} \int_0^t \int_0^t s \times \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{s^2}{2\sigma^2}\right) ds + \frac{\Delta t^2}{2} \int_0^t \int_0^t \frac{1}{\sqrt{2\pi\sigma}} \exp\left(-\frac{s^2}{2\sigma^2}\right) ds \\
 &= \frac{\sigma^2}{2} + \Delta t \times E' + \frac{\Delta t^2}{2} + \frac{\sigma^2}{2} - \Delta t \times E' + \frac{\Delta t^2}{2} \\
 &= \sigma^2 + \Delta t^2
 \end{aligned}$$

FORMULA 5: $\sigma' = \sqrt{\sigma^2 + \Delta t^2}$

【図16】

主情報のジッタの変化

信号周期T	38.23	ns																
T/2	19.11	ns																
主信号Jitter(%)			光ディスクのベースジッタ(%) : 上段 標準偏差 σ (ns) : 下段															
			7	8	9	10	11	12	13	14	15	16	md2					
			2.675841	3.058104	3.440367	3.82263	4.204893	4.587156	4.969419	5.351682	5.733945	6.116208						
エッジ 変位置 Δt (%) : 左側 (ns) : 右側	0	0	7.0000	8.0000	9.0000	10.0000	11.0000	12.0000	13.0000	14.0000	15.0000	16.0000						
	1	0.382263	7.0711	8.0623	9.0554	10.0499	11.0454	12.0416	13.0384	14.0357	15.0333	16.0312						
	2	0.76452599	7.2801	8.2462	9.2195	10.1980	11.1803	12.1655	13.1529	14.1421	15.1327	16.1245						
	3	1.14678899	7.6158	8.5440	9.4868	10.4403	11.4018	12.3689	13.3417	14.3178	15.2971	16.2788						
	4	1.52905199	8.0623	8.9443	9.8489	10.7703	11.7047	12.6491	13.6015	14.5602	15.5242	16.4924						
	5	1.91131498	8.6023	9.4340	10.2956	11.1803	12.0830	13.0000	13.9284	14.8661	15.8114	16.7681						

【図17】

主情報の誤検出確率の変化


信号周期T	38.23	ns																
T/2	19.11	ns																
主信号のエッジ誤検出確率			光ディスクのベースジッタ(%) : 上段 標準偏差 σ (ns) : 下段															
			7	8	9	10	11	12	13	14	15	16	md2					
			2.675841	3.058104	3.440367	3.82263	4.204893	4.587156	4.969419	5.351682	5.733945	6.116208						
エッジ 変位置 Δt (%) : 左側 (ns) : 右側	0	0	9.21E-13	4.12E-10	2.77E-08	5.74E-07	5.49E-06	3.09E-05	1.20E-04	3.55E-04	8.58E-04	1.78E-03						
	1	0.382263	1.45E-12	5.47E-10	3.33E-08	6.50E-07	5.98E-06	3.29E-05	1.26E-04	3.68E-04	8.81E-04	1.82E-03						
	2	0.76452599	3.59E-12	1.03E-09	5.21E-08	8.94E-07	7.54E-06	3.90E-05	1.43E-04	4.05E-04	9.51E-04	1.93E-03						
	3	1.14678899	9.52E-12	2.14E-09	9.05E-08	1.36E-06	1.04E-05	4.99E-05	1.73E-04	4.70E-04	1.07E-03	2.12E-03						
	4	1.52905199	2.51E-11	4.48E-09	1.61E-07	2.15E-06	1.49E-05	6.66E-05	2.18E-04	5.66E-04	1.24E-03	2.39E-03						
	5	1.91131498	6.47E-11	9.30E-09	2.88E-07	3.42E-06	2.18E-05	9.07E-05	2.80E-04	6.97E-04	1.47E-03	2.75E-03						

【図18】


エッジにおける位相の検出確率の変化

信号周期T	38.23	ns																
T/2	19.11	ns																
			光ディスクのベースジッタ(%): 上段 標準偏差 σ (ns): 下段															
エッジにおける 位相の検出確率			7	8	9	10	11	12	13	14	15	16	md2					
			2.675841	3.058104	3.440367	3.82263	4.204893	4.587156	4.969419	5.351682	5.733943	6.116208						
エッジ 変位置 Δt (%): 左側 (ns): 右側	0	0	5.00E-01	5.00E-01	5.00E-01	5.00E-01	5.00E-01	5.00E-01	5.00E-01	5.00E-01	5.00E-01	4.99E-01						
	1	0.382263	5.57E-01	5.50E-01	5.44E-01	5.40E-01	5.36E-01	5.33E-01	5.31E-01	5.28E-01	5.26E-01	5.24E-01						
	2	0.76452599	6.12E-01	5.99E-01	5.88E-01	5.79E-01	5.72E-01	5.66E-01	5.61E-01	5.56E-01	5.52E-01	5.48E-01						
	3	1.14678899	6.66E-01	6.46E-01	6.31E-01	6.18E-01	6.07E-01	5.99E-01	5.91E-01	5.84E-01	5.78E-01	5.73E-01						
	4	1.52905199	7.16E-01	6.91E-01	6.72E-01	6.55E-01	6.42E-01	6.30E-01	6.21E-01	6.12E-01	6.04E-01	5.97E-01						
	5	1.91131498	7.62E-01	7.34E-01	7.11E-01	6.91E-01	6.75E-01	6.61E-01	6.48E-01	6.39E-01	6.29E-01	6.20E-01						


【圖 19】




【図20】




【図 2 1】




【図22】




【図23】




【図27】




【図24】




【図25】




【図29】




【図30】




【図31】



【図39】



【図32】



【図33】


Frame	SY0	アドレス	ユーザデータ	
[0]	SY0			
[1]	SY1	ユーザデータ	パリティ(P)	Sd[]b7
[2]	SY2	ユーザデータ		
[3]	SY3	ユーザデータ	パリティ(P)	
[4]	SY4	ユーザデータ		
[5]	SY5	ユーザデータ	パリティ(P)	Sd[]b6
[6]	SY6	ユーザデータ		
[7]	SY7	ユーザデータ	パリティ(P)	
[8]	SY8	ユーザデータ		
[9]	SY9	ユーザデータ	パリティ(P)	Sd[]b5
[10]	SY10	ユーザデータ		
[11]	SY11	ユーザデータ	パリティ(P)	
[12]	SY12	ユーザデータ		
[13]	SY13	ユーザデータ	パリティ(P)	Sd[]b4
[14]	SY14	ユーザデータ		
[15]	SY15	ユーザデータ	パリティ(P)	
[16]	SY16	ユーザデータ		
[17]	SY17	ユーザデータ	パリティ(P)	Sd[]b3
[18]	SY18	ユーザデータ		
[19]	SY19	ユーザデータ	パリティ(P)	
[20]	SY20	ユーザデータ		
[21]	SY21	ユーザデータ	パリティ(P)	Sd[]b2
[22]	SY22	ユーザデータ		
[23]	SY23	ユーザデータ	パリティ(P)	
[24]	SY24	パリティ(P)		
[25]	SY25	パリティ(P)		Sd[]b1
				Sd[]b0

同期符号領域

データ部領域

【図36】


ブロック種符号方式の行列式




【図34】

SY0	アドレス	ユーザデータ	SY1	ユーザデータ	パリティ(P)
SY2		ユーザデータ	SY3	ユーザデータ	パリティ(P)
SY4		ユーザデータ	SY5	ユーザデータ	パリティ(P)
SY6		ユーザデータ	SY7	ユーザデータ	パリティ(P)
SY8		ユーザデータ	SY9	ユーザデータ	パリティ(P)
SY10		ユーザデータ	SY11	ユーザデータ	パリティ(P)
SY12		ユーザデータ	SY13	ユーザデータ	パリティ(P)
SY14		ユーザデータ	SY15	ユーザデータ	パリティ(P)
SY16		ユーザデータ	SY17	ユーザデータ	パリティ(P)
SY18		ユーザデータ	SY19	ユーザデータ	パリティ(P)
SY20		ユーザデータ	SY21	ユーザデータ	パリティ(P)
SY22		ユーザデータ	SY23	ユーザデータ	パリティ(P)
SY24		パリティ(P0)	SY25	パリティ(P0)	


【図35】




【図40】



【図37】



【図38】




【図41】


(a)

検出領域指定情報	副情報有無情報
開始アドレス:i 終了アドレス:i+15	有り
開始アドレス:j 終了アドレス:j+15	無し


(b)




【図42】




【図43】




【圖 44】



【図 45】



【図46】



【図47】

